BittWare パートナーIPコア

RDMA

100Gbpsの低レイテンシーRoCE v2

GROVF RDMA IP コアとホスト・ドライバは、RDMA over Converged Ethernet (RoCE v2) システムの実装と標準 Verbs API による統合を提供します。RDMA IPは、IPサブシステム自体、100G MAC IPサブシステム、DMAサブシステム、ホストドライバ、およびソフトウェア上のサンプルアプリケーションを含む参照デザインで提供されます。システムドライバはOFED標準のVerbs APIと統合されており、よく知られたRNICカードやソフトウェアと互換性を持っています。また、このIPコアは、100GbpsスループットのRoCE v2を低レイテンシーでFPGA実装することができます。

主な特徴

RNICおよびソフトRoCE v2との互換性あり

100Gb/s throughput, 2µs latency

1023個以上 設定可能 RDMAキューペア

特徴

  • ハードウェアで動作するRC, XRC, RD, UC, UDサービス
  • 着信・発信SEND、RDMA READ、RDMA WRITE
  • FPGAとECNに実装されたメモリ保護領域
  • サードパーティ製MAC/DMA IP
  • ホストマシン上の標準的なVerbs API
  • Verbs APIを用いたダイナミックコンフィギュレーション
  • ハードウェアによる再送信と並べ替え
  • カスタマイズ可能なIP

FPGAベースのSmartNICでRNICのユースケースを実現

ブロック図、データシート、製品詳細

製品オペレーション

本ソリューションは、RDMA over Converged Ethernetプロトコルを実装したソフトIPです。MACとDMAを統合したFPGA IPとホストCPUドライバで構成されています。このIPは、XilinxUltraScale+ FPGAを搭載したBittWareのXUP-VV8およびXUP-P3R FPGAカードと互換性があります。このソリューションは、IB仕様に記載されているChannel AdapterとRoCE v2の要件に適合しています。1 ページ目の図は、システムのアーキテクチャの概要を簡略化して示しています。データプレーンと信頼性の高い通信はハードウェアでオフロードされ、FPGA に CPU コアを含まない実装になっています。

機能詳細について

  • 既知のRNIC製品およびソフトRoCE実装(RoCE v2)と完全互換
  • Under 2.0 µs software to software latency (roundtrip) and under 300 ns hardware to hardware latency (roundtrip)
  • 100Gb/sのスループット
    • 設定可能なRDMAキュー・ペア
    • 1023以上
  • ハードウェア再送信管理
  • FPGAに実装されたメモリ保護領域
  • ECN、PFCによる輻輳制御
  • サードパーティのMACおよびDMA IPと連動可能
  • Verbs APIを用いたダイナミックコンフィギュレーション
  • ホストマシンのユーザー/カーネル空間における標準的なVerbs API
  • ハードウェアに実装された信頼できる接続(RC)、拡張信頼できる接続(XRC)、信頼できるデータグラム(RD)、信頼できない接続(UC)、信頼できないデータグラム(UD)。
  • 着信・発信SEND、RDMA READ、RDMA WRITE(RDMA Atomicは非対応)

リファレンスデザイン

参考例は、3つのパートから構成されています。

  • RDMAプロトコルを実装した暗号化FPGA IP(リファレンスデザイン付き
  • FPGAベースのRDMAアダプタに標準的なVerbs APIサポートを提供するソフトウェア・ドライバ
  • Verbs API上で構築されたアプリケーションの例:ピンポンテストの結果:レイテンシーと帯域幅を示す。

実施結果例

デバイスLUTオンチップメモリ
UltraScale+ VU9P110K15Mb

対応FPGAカード

価格や詳細な情報については、こちらをご覧ください。

当社のテクニカルセールスチームは、在庫状況や構成に関する情報を提供し、お客様の技術的な質問にお答えする準備ができています。