RDMA
Low-Latency RoCE v2 at 100/200Gbps
The GROVF RDMA IP core and host drivers provide RDMA over Converged Ethernet (RoCE v2) system implementation and integration with standard Verbs API. The RDMA IP is delivered with a reference design that includes the IP subsystem itself, the 100/200G MAC IP subsystem, the DMA subsystem, host drivers, and example application on software. The system drivers are integrated with OFED standard Verbs API and are compatible with well-known RNIC cards and software. The IP core also provides a low-latency FPGA implementation of RoCE v2 at 200Gbs or 100Gbps throughput.
RNIC、ソフトRoCE v2に対応。
200Gb/s throughput, 2µs latency
Configurable number of
RDMA queue pairs
特徴
- ハードウェアで動作するRC、XRC、RD、UC、UDサービス
- 着信・発信 SEND、RDMA READ、RDMA WRITE
- FPGAとECNで実装されたメモリ保護ドメイン
- サードパーティ製MACおよびDMA IP
- ホストマシンでのStandard Verbs API
- Verbs APIを利用したダイナミックコンフィギュレーション
- ハードウェアによる再送信と並べ替え
- カスタマイズ可能なIP
FPGAベースのSmartNICでRNICのユースケースを実現します。
ブロック図、データシート、製品詳細
製品操作
The solution is a soft IP implementing RDMA over Converged Ethernet protocol. It consists of FPGA IP integrated with MAC and DMA, plus the host CPU drivers and is compatible with a variety of BittWare’s FPGA cards. The 200Gbps IP is compatible with BittWare’s IA-440i Agilex 7 I-Series FPGA card, and the 100Gbps IP is compatible with BittWare’s IA-840f and IA-420f Agilex 7 F-series cards and XUP-VV8 and XUP-P3R UltraScale+ FPGA cards. The solution complies with Channel Adapter and RoCE v2 requirements as stated in the IB specification. The diagram above shows a simplistic architectural overview of the system. The data plane and reliable communication is hardware offloaded, and the implementation does not include CPU cores in the FPGA.
機能詳細について
- 既知のRNIC製品およびソフトRoCE実装（RoCE v2）との完全な互換性
- 100 or 200 Gb/s throughput
- 設定可能なRDMAキュー・ペア
- 1023以上
- 200Gbps IP: under 2.7 µs software to software latency (roundtrip) and under 1 µs hardware to hardware latency (roundtrip)
- 100Gbps IP: under 2.0 µs software to software latency (roundtrip) and under 300 ns hardware to hardware latency (roundtrip)
- ハードウェアによる再送信管理
- FPGAに実装されたメモリ保護ドメイン
- ECN、PFCによる輻輳制御。
- Can work with 3rd party MAC
- Verbs APIを利用したダイナミックコンフィギュレーション
- ホストマシンのユーザー/カーネル空間上の標準的なVerbs API。
- 信頼できる接続（RC）、拡張信頼できる接続（XRC）、信頼できるデータグラム（RD）、信頼できない接続（UC）、信頼できないデータグラム（UD）をハードウエアで実装。
- 着信・発信 SEND、RDMA READ、RDMA WRITE
リファレンスデザイン
参考例は、3つのパートで構成されています：
- RDMAプロトコルを実装した暗号化FPGA IP（リファレンスデザイン付き）。
- FPGAベースのRDMAアダプターの標準的なVerbs APIサポートを提供するソフトウェアドライバー。
- Verbs API上に構築されたアプリケーションの例：レイテンシーと帯域幅のピンポンテスト結果のデモ
サンプル実施結果
| デバイス | LUT | オンチップメモリ |
|---|---|---|
| UltraScale+ VU9P | 170K | 6Mb |
| Agilex 7 AGF014 | 170K | 6Mb |
対応FPGAカード
価格や詳細についてご興味のある方は、こちらをご覧ください。
当社のテクニカルセールスチームは、在庫状況や構成情報を提供したり、技術的な質問に答えたりする準備ができています。