BittWare パートナーIPコア

RDMA

100Gbpsで低遅延のRoCE v2

RDMA IP搭載XUP-VV8カード
Grovfロゴ

GROVF RDMA IPコアとホストドライバは、RDMA over Converged Ethernet (RoCE v2) システムの実装と標準Verbs APIによる統合を提供します。RDMA IPは、IPサブシステム自体、100G MAC IPサブシステム、DMAサブシステム、ホストドライバ、およびソフトウェア上のサンプルアプリケーションを含むリファレンスデザインで提供されます。システムドライバはOFED標準のVerbs APIで統合されており、よく知られたRNICカードやソフトウェアと互換性を持っています。また、このIPコアは、100GbpsのスループットでRoCE v2を低レイテンシーでFPGA実装することができます。

主な特徴

RNIC、ソフトRoCE v2に対応。

100Gb/秒 スループット、2μsレイテンシー

1023以上 構成可能 RDMAキューペア

特徴

  • ハードウェアで動作するRC、XRC、RD、UC、UDサービス
  • 着信・発信 SEND、RDMA READ、RDMA WRITE
  • FPGAとECNで実装されたメモリ保護ドメイン
  • サードパーティ製MACおよびDMA IP
  • ホストマシンでのStandard Verbs API
  • Verbs APIを利用したダイナミックコンフィギュレーション
  • ハードウェアによる再送信と並べ替え
  • カスタマイズ可能なIP

FPGAベースのSmartNICでRNICのユースケースを実現します。

ブロック図、データシート、製品詳細

製品操作

このソリューションは、RDMA over Converged Ethernetプロトコルを実装したソフトIPです。MACとDMAを統合したFPGA IPとホストCPUドライバで構成されています。このIPは、Altera Agilex 7を搭載したBittWareのIA-840fおよびIA-420f FPGAカードと、AMDUltraScale+を搭載したXUP-VV8およびXUP-P3R FPGAカードと互換性があります。このソリューションは、IB 仕様に記載されているチャネル・アダプタと RoCE v2 の要件に準拠しています。1 ページの図は、システムの単純化されたアーキテクチャの概要を示しています。データプレーンと信頼性の高い通信はハードウェアでオフロードされ、実装には FPGA 内の CPU コアは含まれません。

機能詳細について

  • 既知のRNIC製品およびソフトRoCE実装(RoCE v2)との完全な互換性
  • ソフトウェア間レイテンシ2.0μs以下(ラウンドトリップ)、ハードウェア間レイテンシ300ns以下(ラウンドトリップ)
  • 100Gb/sのスループット
    • 設定可能なRDMAキュー・ペア
    • 1023以上
  • ハードウェアによる再送信管理
  • FPGAに実装されたメモリ保護ドメイン
  • ECN、PFCによる輻輳制御。
  • サードパーティのMACおよびDMA IPと連携可能
  • Verbs APIを利用したダイナミックコンフィギュレーション
  • ホストマシンのユーザー/カーネル空間上の標準的なVerbs API。
  • 信頼できる接続(RC)、拡張信頼できる接続(XRC)、信頼できるデータグラム(RD)、信頼できない接続(UC)、信頼できないデータグラム(UD)をハードウエアで実装。
  • 入出力SEND、RDMA READ、RDMA WRITE(RDMA Atomicは非対応です。)

リファレンスデザイン

参考例は、3つのパートで構成されています:

  • RDMAプロトコルを実装した暗号化FPGA IP(リファレンスデザイン付き)。
  • FPGAベースのRDMAアダプターの標準的なVerbs APIサポートを提供するソフトウェアドライバー。
  • Verbs API上に構築されたアプリケーションの例:レイテンシーと帯域幅のピンポンテスト結果のデモ

サンプル実施結果

デバイス LUT オンチップメモリ
UltraScale+ VU9P 170K 6Mb
Agilex 7 AGF014 170K 6Mb

対応FPGAカード

価格や詳細についてご興味のある方は、こちらをご覧ください。

当社のテクニカルセールスチームは、在庫状況や構成情報を提供したり、技術的な質問に答えたりする準備ができています。