XUP-PL4 PCIe Card with Xilinx VirtexUltraScale+ VU3P FPGA
PCIe FPGAカード XUP-PL4UltraScale+ FPGA Low-Profile PCIeカード Dual QSFP28s and DDR4 価格の見積もりは必要ですか？見積もりフォームへ移動する 購入の準備はできていますか？チェック
IPsec IPコア
超高速IPsec IPコア
IPsec（インターネット・プロトコル・セキュリティ）は、広く受け入れられ採用されているセキュリティ・プロトコルで、インターネット上の安全な通信を保証します。XipheraのIPsecコアは、Xiphera独自のAES256-GCMを使用して、IPsecプロトコルのESP（Encapsulating Security Payload）フレーム処理を実装しています。IPsecプロトコルは、受信したフレームが送信を主張する送信局によって送信されたことを保証し、内容を暗号化することによって、OSIモデルのレイヤー3上の通信トラフィックを保護します。
Xiphera社のスケーラブルな超高速IPsec IPコア（XIP7013E）は、ハイエンドFPGAを使用した10Gb/sから200Gb/sのリンク上のトラフィックに最適です。このIPコアは、ベンダーを問わない設計手法でFPGAに簡単に統合できるように設計されています。
ESPフレーム 処理
最大200Gb/秒 スループット
IPsecに準拠 プロトコル
特徴
パフォーマンスを発揮します：
- 超高速IPsecは200Gb/sのスループットを達成する
- IPコアは、短いパケットを処理する場合でも、余分なパケット間ギャップサイクルを必要としません。
スタンダードコンプライアンスです：
- スケーラブル IPsec は RFC4303 に準拠している。
- 暗号スイート(AES256- GCM)は、Advanced Encryption Algorithm (AES)規格に完全に準拠しており、Galois Counter Mode (GCM)規格にも準拠しています。
簡単なインターフェイス：
- 超高速IPsecは、ペイロードデータにはストリーミングインターフェースを使用し、必要なESPフレームパラメータにはサイドチャネルシグナリングを使用する。
OSIネットワークモデル
データシートと製品詳細
機能性
XIP7013E IPは、送信（Tx）方向でIPsec ESP（Encapsulating Security Payload）パケットの暗号化と認証を行い、受信（Rx）方向でIPsec ESPパケットの復号化と認証の検証を行います。ESPパケット処理は、ペイロードの認証、オプションのIV（初期化ベクトル）の有無による暗号化、またはペイロードをそのままバイパスすることを可能にする5つの異なるモードで使用できる。
FPGAのリソースと性能
下の表は、Altera Agilex® 7 の FPGA リソース要件を示しています：
FPGAファミリー | リソース | ファマックス | データバス幅 | 最大スループット |
Altera | 86000ALM、4M20K | 463.39 MHz | 512ビット | 220Gb/秒以上 |
50000 ALM、4 M20K | 486.38 MHz | 256ビット | 124+ Gb/s |
成果物
XIP7013Eは、ネットリスト、ソースコード、暗号化ソースコードなど、複数のフォーマットで出荷可能です。包括的なSystemVerilogテストベンチと詳細なデータシートが含まれています。
対応FPGAカード
Xiphera IPsec はBittWareのAgilex 7 F シリーズカードと互換性があります。別のカードをお探しですか？互換性のあるカードの追加オプションについてはお問い合わせください。Agilex 7 FシリーズからIシリーズ、Mシリーズ、AMDUltraScale+への移植が可能です。
会社について
標準化された暗号アルゴリズムを使用したハードウェアベースのセキュリティソリューションです。
価格や詳細についてご興味のある方は、こちらをご覧ください。
当社のテクニカルセールスチームは、在庫状況や構成情報を提供したり、技術的な質問に答えたりする準備ができています。
