XUP-PL4 PCIe 卡,採用 Xilinx Virtex UltraScale+ VU3P FPGA
PCIe FPGA 卡 XUP-PL4 UltraScale+ FPGA 薄型 PCIe 卡雙 QSFP28 和 DDR4 需要報價?跳轉到定價表 準備好購買了嗎?檢查
IPsec(互聯網協定安全)是一種被廣泛接受和採用的安全協定,確保互聯網上的安全通信。Xiphera 的 IPsec 內核使用 Xiphera 自己的 AES256-GCM 在 IPsec 協定中實現 ESP(封裝安全有效負載)幀處理。IPsec 協定通過確保接收到的幀已由聲稱發送該幀的發射站發送,並對內容進行加密,從而保護 OSI 模型第 3 層上的通信流量。
Xiphera 的可擴展超高速 IPsec IP 核 (XIP7013E) 最適合採用高端 FPGA 的 10 Gb/s 至 200 Gb/s 鏈路上的流量。該IP核旨在以與供應商無關的設計方法輕鬆集成 FPGA。
性能:
標準合規性:
易於連線:
OSI 網路模型
XIP7013E IP 在發送 (Tx) 方向對 IPsec ESP(封裝安全負載)數據包進行加密和身份驗證,並在接收 (Rx) 方向解密和驗證 IPsec ESP 資料包的真實性。ESP 數據包處理可用於五種不同的模式,允許有效負載身份驗證、帶或不帶可選 IV(初始化向量)的加密或按原樣繞過有效負載。
下表顯示了 Altera Agilex® 7 的 FPGA 資源要求:
FPGA 系列 | 資源 | 最大功率 | 數據總線寬度 | 最大輸送量 |
奧特拉 | 86000 ALM,4 個 M20K | 463.39兆赫 | 512 位 | 220+ 千兆位元組/s |
50000 個 ALM,4 個 M20K | 486.38兆赫 | 256 位 | 124+ 千兆位元組/s |
XIP7013E可以以多種格式提供,包括網表、原始程式碼或加密原始程式碼。包括一個全面的SystemVerilog測試平臺和一個詳細的數據表。
Xiphera IPsec與BittWare的Agilex 7 F系列卡相容。尋找其他卡?請向我們諮詢其他相容的卡選項。我們可以從 Agilex 7 F 系列移植到 I 系列、M 系列和 AMD UltraScale+。
Hardware-based security solutions using standardized cryptographic algorithms. Learn more about the company on their website, Xiphera.com.
我們的技術銷售團隊隨時準備提供可用性和配置資訊,或回答您的技術問題。
“*”表示必填欄位
PCIe FPGA 卡 XUP-PL4 UltraScale+ FPGA 薄型 PCIe 卡雙 QSFP28 和 DDR4 需要報價?跳轉到定價表 準備好購買了嗎?檢查
White Paper Synthetic Traffic Generator Reference Design Overview Synthetic traffic generators enable lab testing of FPGA designs with network ports. There are other applications, but
定製產品開發 來自 BittWare(Molex 公司)的設計 + 製造 來自 BittWare(Molex 公司)的定製產品開發設計 + 製造 建立在我們的基礎上
PCIe FPGA 卡 XUP-VV8 UltraScale+ FPGA PCIe 板,帶 4 個 QSFP-DD 8 個 100GbE 網路埠和 VU9P/13P FPGA 需要報價?跳轉到定價