Chevin technology logo

TCP/IPオフロード

イーサネットIP

TCP/IP(Transmission Control Protocol/ Internet Protocol)は、FPGA用のイーサネットIPコアで、トランスポート層とインターネット層の両方のプロトコルを組み込み、インターネットやプライベートネットワーク上で信頼性の高いエンドツーエンドのネットワーク通信を提供します。

Chevin TechnologyのTCP/IP Offload Engineは、FPGA Synthesizable Ethernet TCP/IPサーバー/クライアントで、無駄のない高速なオールRTLソリューションです。TCP IPコアは、10Gおよび25GイーサネットIPコアと併用することができ、最小限のリソースで、あらゆるFPGAにおいて信頼性の高い高性能な接続を実現します。チェビン・テクノロジーのTCP/ IPコアは、チェックサム計算のための高速で効率的なロジックを使用してTCPプロトコルをオフロードし、他のプロトコルと共に簡単に統合できるため、TCP対応FPGAアプリケーションの開発に容易な道を提供します。

このIPコアは、AMD(旧Xilinx)VirtexUltraScale+およびIntelAgilex 7デバイスを搭載したBittWare FPGAカードをターゲットとしています。具体的な対応カードは仕様に記載されています。

TCP/IPは最大256個まで
会議録

低遅延で ハイスループット

最大1GBまで Rxバッファ、Txバッファ

製品概要

TCP/IP Offoad Engineは、FPGA側でネットワーク管理のための追加リソースを最小限に抑えながら、TCP対応アプリケーションを作成するための迅速なパスを提供します。AXI4-Lite ホストインターフェイスは、TCP IP コアのレジスタの制御と設定、および接続とリンクの監視のための統計情報を許可します。ユーザーアプリケーション側とMACは、使いやすいAXI4-StreamまたはAvalonインタフェースでTCP IPコアに接続します。

TCP IPコアは、リモートエンドポイントとのTCP接続を開始する(クライアント)または受け入れる(サーバー)ように設定することができます。セッションが確立されると、TCPプロトコルでデータを確実に送受信することができます。チェックサムの挿入/チェック、ソケット、フロー制御を行い、10Gbit/sまたは25Gbit/sの高速データ転送を持続させます。ユーザーインターフェースは、フロー制御を提供し、複数の接続を管理します。

複数の同時接続が可能で、利用可能なパケットバッファリソースによってのみ制限されます。接続の開始と終了はTCPコアによって処理され、追加のソフトウェアサポートは必要ありません。再送信は、TCP内の制御層によって処理され、高速で簡単なエラー回復が可能です。トラフィックとコネクションの解析のために、すべての送受信フレームについて統計情報を収集します。

特徴

  • 低ゲート数
  • 1~256のTCP/IP同時接続セッション
  • サーバー/クライアント、セッションごとに設定可能
  • 低レイテンシー、高スループット性能
  • ゼロコピー-ダイナミックストリーム/メモリソース/デスティネーション切替え
  • セッションごとに受信/輻輳ウィンドウをプログラム可能
  • 内蔵/外付けメモリー
  • Tx/Rxバッファサイズ:1KB~1GBまで設定可能
  • 64ビットAXI4ストリーム@156.25MHz
  • AXI4 MAC interface connects to any Ethernet MAC, including AMD, Intel and Chevin
  • セッションごとに全インターフェースでAXI4ルーティング機能を搭載 - 複数のアプリケーション、MAC、または他のインターフェースへの柔軟なルーティングオプションが可能。
Chevin TCP/IP block diagram

データシートと製品詳細

成果物

  • 暗号化されたコンパイル済みネットリスト
  • データシートとユーザーガイド
  • 参考デザイン・事例
  • シミュレーション テストベンチ
  • Vivado用ビルドスクリプト
  • ソフトウェアドライバ
  • FPGAへの組み込みをサポート

アプリケーション

  • アーティフィシャル・インテリジェンス
  • 機械学習
  • ビデオイメージング
  • 画像・信号処理
  • インターネットセキュリティモニタリング
  • データストレージ&キャプチャーシステム
  • 取引執行とモニタリング
  • HPC/ビッグデータシステム
  • データマイニング

仕様

スループットとレイテンシーの数値

 CP送受信レート: 9.5Gbps(1.2GB/秒);

TX / RX– Latency < 1 us

FPGAリソース図

 
セッションリソース使用方法
インテルAgilex Fシリーズ32メモリマップインターフェイスを含む全機能を有効にしたIA-840Fカード:
40k ALM、220 M20K
Xilinx VirtexUltraScale, Zynq16小さなメモリフットプリント:110BRAM+パケットバッファ、35000LUT
Chevin technology logo

会社について

ハイエンドFPGAに高性能で信頼性の高いデータ転送機能を提供するイーサネットソフトウェアベンダー。

価格や詳細についてご興味のある方は、こちらをご覧ください。

当社のテクニカルセールスチームは、在庫状況や構成情報を提供したり、技術的な質問に答えたりする準備ができています。