NVMe 고속 데이터 캡처 및 레코더
아키텍처 개념 NVMe 고속 데이터 캡처 및 레코더 데이터 캡처 및 레코딩 과제 고객이 캡처하고자 하는 스트리밍 데이터 소스에는 여러 가지가 있습니다.
비트웨어 파트너 IP 코어
RDMA
100Gbps의 저지연 RoCE v2
GROVF RDMA IP 코어 및 호스트 드라이버는 통합 이더넷을 통한 RDMA(RoCE v2) 시스템 구현 및 표준 Verbs API와의 통합을 제공합니다. RDMA IP는 IP 서브시스템 자체, 100G MAC IP 서브시스템, DMA 서브시스템, 호스트 드라이버 및 소프트웨어의 예제 애플리케이션을 포함하는 레퍼런스 디자인과 함께 제공됩니다. 시스템 드라이버는 OFED 표준 Verbs API와 통합되어 있으며 잘 알려진 RNIC 카드 및 소프트웨어와 호환됩니다. 또한 IP 코어는 100Gbps 처리량에서 RoCE v2의 저지연 FPGA 구현을 제공합니다.
주요 기능
RNIC 및 소프트 RoCE v2와 호환 가능
100Gb/s 처리량, 2µs 레이턴시
1023 이상 구성 가능 RDMA 대기열 쌍
특징
- 하드웨어 운영 RC, XRC, RD, UC, UD 서비스
- 수신 및 발신 SEND, RDMA READ, RDMA WRITE
- FPGA 및 ECN에서 구현된 메모리 보호 도메인
- 타사 MAC 및 DMA IP
- 호스트 머신의 표준 동사 API
- Verbs API를 사용한 동적 구성
- 하드웨어 재전송 및 재주문
- 사용자 지정 가능한 IP
FPGA 기반 SmartNIC로 RNIC 사용 사례 지원
블록 다이어그램, 데이터 시트 및 제품 세부 정보
제품 운영
이 솔루션은 컨버지드 이더넷 프로토콜을 통해 RDMA를 구현하는 소프트 IP입니다. 이 솔루션은 MAC 및 DMA와 통합된 FPGA IP와 호스트 CPU 드라이버로 구성됩니다. 이 IP는 알테라 애자일렉스 7을 탑재한 비트웨어의 IA-840f 및 IA-420f FPGA 카드와 AMD 울트라스케일+를 탑재한 XUP-VV8 및 XUP-P3R FPGA 카드와 호환됩니다. 이 솔루션은 IB 사양에 명시된 대로 채널 어댑터 및 RoCE v2 요구 사항을 준수합니다. 1페이지의 다이어그램은 시스템의 간단한 아키텍처 개요를 보여줍니다. 데이터 플레인 및 안정적인 통신은 하드웨어 오프로드되며 구현에는 FPGA에 CPU 코어가 포함되지 않습니다.
자세한 기능 목록
- 알려진 RNIC 제품 및 소프트 RoCE 구현(RoCE v2)과 완벽하게 호환됩니다.
- 소프트웨어 간 지연 시간 2.0µs 미만(왕복) 및 하드웨어 간 지연 시간 300ns 미만(왕복)
- 100Gb/s 처리량
- 구성 가능한 RDMA 대기열 쌍
- 1023 이상
- 하드웨어 재전송 관리
- FPGA에서 구현된 메모리 보호 도메인
- ECN, PFC를 사용한 혼잡 제어
- 타사 MAC 및 DMA IP와 연동 가능
- Verbs API를 사용한 동적 구성
- 호스트 머신 사용자/커널 공간의 표준 동사 API
- 하드웨어로 구현된 신뢰성 연결(RC), 확장 신뢰성 연결(XRC), 신뢰성 데이터그램(RD), 신뢰할 수 없는 연결(UC) 및 신뢰할 수 없는 데이터그램(UD)
- 수신 및 발신 SEND, RDMA READ, RDMA WRITE(RDMA Atomic은 지원되지 않음)
레퍼런스 디자인
참조 예제는 세 부분으로 구성됩니다:
- RDMA 프로토콜을 구현하는 레퍼런스 디자인이 포함된 암호화된 FPGA IP
- FPGA 기반 RDMA 어댑터에 대한 표준 Verbs API 지원을 제공하는 소프트웨어 드라이버
- 핑퐁 테스트 결과를 보여주는 Verbs API 기반 애플리케이션 빌드 예시: 지연 시간 및 대역폭
샘플 구현 결과
| 장치 | LUT | 온칩 메모리 |
|---|---|---|
| 울트라스케일+ VU9P | 170K | 6Mb |
| Agilex 7 AGF014 | 170K | 6Mb |
호환 가능한 FPGA 카드
가격이나 자세한 정보가 궁금하신가요?
기술 영업팀에서 가용성 및 구성 정보를 제공하거나 기술 관련 질문에 답변해 드립니다.
