하나의 API에서 FPGA 리소스를 효율적으로 공유합니다: 비트웨어의 크로스바 백서
하나의 API에서 FPGA 리소스의 효율적인 공유 FPGA의 리소스 공유를 해결하기 위한 버터플라이 크로스바 스위치 구축 리소스 공유 문제 FPGA 카드는 일반적으로 다음과 같습니다.
TCP/IP 오프로드
이더넷 IP
TCP/IP(전송 제어 프로토콜/인터넷 프로토콜)는 전송 및 인터넷 계층 프로토콜을 모두 통합하여 인터넷 또는 사설 네트워크에서 안정적인 엔드투엔드 네트워크 통신을 제공하는 FPGA용 이더넷 IP 코어입니다.
체빈 테크놀로지의 TCP/IP 오프로드 엔진은 간결하고 빠른 올-RTL 솔루션의 FPGA 합성 가능 이더넷 TCP/IP 서버/클라이언트입니다. TCP IP 코어는 최소한의 리소스를 사용하여 모든 FPGA에서 안정적인 고성능 연결을 위해 10G 및 25G 이더넷 IP 코어 모두와 함께 사용할 수 있습니다. 체빈 테크놀로지의 TCP/IP 코어는 체크섬 계산을 위한 빠르고 효율적인 로직을 사용하여 TCP 프로토콜을 오프로드하고 다른 프로토콜과 쉽게 통합되어 TCP 지원 FPGA 애플리케이션을 쉽게 개발할 수 있는 경로를 제공합니다.
IP 코어는 AMD(구 자일링스) 버텍스 울트라스케일+ 및 인텔 애자일렉스 7 디바이스가 탑재된 비트웨어 FPGA 카드를 대상으로 합니다. 지원되는 특정 카드는 사양 아래에 나열되어 있습니다.
최대 256개의 TCP/IP
세션
짧은 지연 시간과 높은 처리량
최대 1GB 수신 및 발신 버퍼
제품 설명
TCP/IP 오프로드 엔진은 FPGA 측에서 네트워크 관리를 위한 최소한의 추가 리소스로 TCP 지원 애플리케이션을 빠르게 생성할 수 있는 경로를 제공합니다. AXI4-Lite 호스트 인터페이스를 통해 연결 및 링크 모니터링을 위한 TCP IP 코어의 레지스터 및 통계를 제어 및 구성할 수 있습니다. 사용자 애플리케이션 측과 MAC은 사용하기 쉬운 AXI4-Stream 또는 Avalon 인터페이스를 통해 TCP IP 코어에 연결합니다.
TCP IP 코어는 원격 엔드포인트와의 TCP 연결을 시작(클라이언트)하거나 수락(서버)하도록 구성할 수 있습니다. 세션이 설정되면 TCP 프로토콜을 통해 데이터를 안정적으로 송수신할 수 있으며, 체크섬 삽입/체크, 소켓 및 흐름 제어를 10 또는 25Gbit/s의 높은 지속적인 데이터 속도로 처리할 수 있습니다. 사용자 인터페이스는 흐름 제어를 제공하고 여러 연결을 관리합니다.
여러 개의 동시 연결이 지원되며, 사용 가능한 패킷 버퍼 리소스에 의해서만 제한됩니다. 연결 열기와 닫기는 TCP 코어에서 처리하므로 추가적인 소프트웨어 지원이 필요하지 않습니다. 재전송은 빠르고 쉬운 오류 복구를 위해 TCP 내의 제어 계층에서 처리합니다. 트래픽 및 연결 분석을 위해 모든 송수신 프레임에 대한 통계가 수집됩니다.
특징
- 낮은 게이트 수
- 1 ~ 256개의 동시 TCP/IP 세션
- 서버/클라이언트, 세션별로 구성 가능
- 짧은 레이턴시, 높은 처리량 성능
- 제로 카피-동적 스트림/메모리 소스 및 대상 전환
- 세션 수신/혼잡 창별로 프로그래밍 가능
- 내부/외부 메모리
- 구성 가능한 Tx 및 Rx 버퍼 크기: 1KB-1GB
- 64비트 AXI4 스트림 @ 156.25MHz
- AXI4 MAC 인터페이스는 자일링스, 인텔, 체빈을 포함한 모든 이더넷 MAC에 연결됩니다.
- 세션당 모든 인터페이스에서 AXI4 라우팅 기능 - 여러 애플리케이션, MAC 또는 기타 인터페이스에 대한 유연한 라우팅 옵션 제공
데이터 시트 및 제품 세부 정보
결과물
- 암호화된 컴파일된 넷리스트
- 데이터시트 및 사용자 가이드
- 레퍼런스 디자인/예제
- 시뮬레이션 테스트 벤치
- 비바도용 스크립트 빌드
- 소프트웨어 드라이버
- FPGA에 통합 지원
애플리케이션
- 인공 지능
- 머신 러닝
- 비디오 이미징
- 이미지/신호 처리
- 인터넷 보안 모니터링
- 데이터 스토리지 및 캡처 시스템
- 거래 체결 및 모니터링
- HPC/빅데이터 시스템
- 데이터 마이닝
사양
처리량 및 지연 시간 수치
CP 송수신 속도: 9.5Gbps(1.2GB/s);
TX / RX– Latency < 1 us
FPGA 리소스 수치
| 세션 | 리소스 | 사용법 |
|---|---|---|
| 인텔 애자일렉스 F-시리즈 | 32 | 메모리 매핑 인터페이스를 포함한 모든 기능이 활성화된 IA-840F 카드: 40k ALM, 220 M20K |
| 자일링스 버텍스 울트라스케일, Zynq | 16 | 작은 메모리 풋프린트: 110 BRAM + 패킷 버퍼; 35000 LUT |
회사 소개
하이엔드 FPGA를 위한 고성능의 안정적인 데이터 전송 기능을 제공하는 이더넷 소프트웨어 공급업체입니다.
가격이나 자세한 정보가 궁금하신가요?
기술 영업팀에서 가용성 및 구성 정보를 제공하거나 기술 관련 질문에 답변해 드립니다.
