TeraBox 2102D FPGA 서버
FPGA 카드용 FPGA 서버 TeraBox 2102D 2U 서버 레거시 제품 공지: 이 제품은 레거시 제품이며 새로운 설계에는 권장되지 않습니다. It
레퍼런스 디자인
AI 금융 거래 모델을 위한 MAU 액셀러레이터
초저지연, 높은 처리량의 머신 러닝 추론
코로케이션에서 오프라인에 이르는 다양한 배포 시나리오를 통해 금융 서비스의 다양한 애플리케이션에 적합한 Myrtle.ai MAU 액셀러레이터는 최신 FPGA에서 실행할 수 있는 IP로 제공됩니다.
시장 데이터 예측
퀀트 트레이딩
알고리즘 트레이딩
MAU 액셀러레이터 IP란 무엇인가요?
기존 소프트웨어 스택에 통합되도록 설계된 이 IP는 부동 소수점, 블록 부동 소수점, 브레인 부동 소수점 및 정수 형식에 대한 다양한 비트 심도를 지원합니다. 널리 사용되는 프레임워크로 개발된 기존 모델은 ONNX OSI 형식을 사용하여 가져올 수 있습니다.
혜택
- 결정론적 단일 추론 지연 시간 ~9us
- 고정밀 FP16 정밀도
- 단일 플랫폼에서 여러 모델을 호스팅할 수 있습니다.
- 코로케이션 서버에 통합하기 위한 저전력(100W 미만)
시스템 예제
탭하여 확대/축소
성능 예시
- Acceleration of a trading algorithm, using an LSTM-based neural network model with ~10k parameters, achieves a latency of <1µs per timestep, a throughput of over 700k timesteps per second and a capacity of 150 models per accelerator card.
- 2개의 LSTM 레이어와 최대 3백만 개의 파라미터, 20개의 타임스텝으로 구성된 소규모 64노드 적층형 LSTM 모델을 가속화하면 9µs의 추론 지연 시간을 달성할 수 있습니다.
Myrtle.ai 소개
Myrtle.ai는 FPGA 가속기 카드를 사용해 RNN 및 LSTM 네트워크와 같은 ML 모델을 효율적으로 하드웨어 가속하는 데 상당한 경험을 보유하고 있습니다. 이러한 가속 카드는 지연 시간 제약이 매우 엄격한 추론 워크로드에 대해 최고의 처리량과 최저 비용을 달성하도록 설계되었습니다.
결과물
PyTorch의 오픈 소스 참조 모델 및 내보내기 스크립트
추론을 위한 애플리케이션 코드 예시
MAU Accelerator 추론 API를 위한 C 및 Python 바인딩
FPGA 비트스트림 및 소스 코드(조건 적용)
비트웨어 하드웨어용 설계
MAU 가속기 레퍼런스 디자인은 인텔 및 자일링스 FPGA가 탑재된 다양한 비트웨어 제품에서 실행할 수 있습니다. 배포 시에는 4개의 카드와 AMD EPYC CPU가 탑재된 초고밀도 TeraBox 1401B를 권장합니다.
MAU 성과에 대해 자세히 알아보세요!
미팅을 요청하여 MAU 액셀러레이터 IP가 귀사에 어떻게 활용될 수 있는지 자세히 알아보세요!
공유할 자료의 미리 보기:
