ウェビナー登録：エンタープライズクラスのFPGAサーバー：TeraBoxのアプローチ
BittWare オンデマンド・ウェビナー エンタープライズクラスのFPGAサーバー：TeraBoxのアプローチ FPGAベースのカードは、データセンターとエッジコンピューティングのための重要なデバイスとして成熟しています。しかし、その一方で
リファレンスデザイン
AI金融取引モデル向けMAUアクセラレーター
超低遅延・高スループットの機械学習推論
Myrtle.aiのMAUアクセラレータは、金融サービスにおける様々なアプリケーションに適しており、コロケーションからオフラインまで幅広い導入シナリオを想定しています。
マーケットデータ予測
クオンツトレーディング
アルゴリズム取引
MAUAccelerator IPとは何ですか？
既存のソフトウェアスタックに統合できるように設計されたこのIPは、浮動小数点、ブロック浮動小数点、ブレイン浮動小数点、整数フォーマットの様々なビット深度をサポートしています。一般的なフレームワークで開発された既存のモデルは、ONNX OSIフォーマットを使用してインポートすることができます。
メリット
- 決定論的単一推論レイテンシ ~9us
- 高精度なFP16の精度
- 複数のモデルを1つのプラットフォームでホストすることができる
- コロケーションサーバーに組み込むための低消費電力（100W未満）。
システム例
タップでズーム
パフォーマンス例
- Acceleration of a trading algorithm, using an LSTM-based neural network model with ~10k parameters, achieves a latency of <1µs per timestep, a throughput of over 700k timesteps per second and a capacity of 150 models per accelerator card.
- アクセラレーション LSTM2層、パラメータ3M、タイムステップ20の64ノード積層型LSTMモデルの推論レイテンシは9μsを達成しました。
Myrtle.aiについて
Myrtle.aiは、FPGAアクセラレータカードを使用したRNNやLSTMネットワークなどのMLモデルの効率的なハードウェアアクセラレーション 、多くの経験を有しています。これらは、非常に厳しいレイテンシ制約のある推論ワークロードに対して、最高のスループットと最低のコストを達成するように設計されています。
成果物
PyTorchによるオープンソースのリファレンスモデルとエクスポートスクリプト
推論用アプリケーションコード例
MAU Accelerator推論APIのCおよびPythonバインディング。
FPGAビットストリームおよびソースコード（条件あり）
BittWare ハードウェアのために設計されています。
MAU Acceleratorリファレンスデザインは、IntelとXilinxのFPGAを搭載した様々なBittWare 製品で実行することができます。導入にあたっては、4枚のカードとAMD EPYC CPUを搭載した超高密度TeraBox 1401Bを推奨しています。
MAUパフォーマンスの詳細を知ることができます！
MAUアクセラレータIPがお客様の組織でどのように機能するかについて、より深く知るためのミーティングをお申し込みください！
共有する資料のプレビュー：
