비트웨어의 패킷 파서, HLS와 P4 구현 구축하기
백서 BittWare의 패킷 구문 분석기 구축, HLS 대 P4 구현 개요 BittWare의 SmartNIC 셸과 루프백 예제 모두의 특징 중 하나는 다음과 같습니다.
코로케이션에서 오프라인에 이르는 다양한 배포 시나리오를 통해 금융 서비스의 다양한 애플리케이션에 적합한 Myrtle.ai MAU 액셀러레이터는 최신 FPGA에서 실행할 수 있는 IP로 제공됩니다.
Myrtle.ai는 FPGA 가속기 카드를 사용하여 RNN 및 LSTM 네트워크와 같은 ML 모델을 효율적으로 하드웨어 가속하는 데 상당한 경험을 보유하고 있습니다. 이러한 가속기는 지연 시간 제약이 매우 엄격한 추론 워크로드에 대해 최고의 처리량과 최저 비용을 달성하도록 설계되었습니다.
MAU 가속기 레퍼런스 디자인은 인텔 및 자일링스 FPGA를 탑재한 다양한 비트웨어 제품에서 실행할 수 있습니다. 배포를 위해서는 4개의 카드와 AMD EPYC CPU가 포함된 초고밀도 TeraBox 1401B를 권장합니다.
미팅을 요청하여 MAU 액셀러레이터 IP가 귀사에 어떻게 활용될 수 있는지 자세히 알아보세요!
"*"는 필수 필드를 나타냅니다.
백서 BittWare의 패킷 구문 분석기 구축, HLS 대 P4 구현 개요 BittWare의 SmartNIC 셸과 루프백 예제 모두의 특징 중 하나는 다음과 같습니다.
PCIe FPGA 카드 XUP-PL4 울트라스케일+ FPGA 로우프로파일 PCIe 카드 듀얼 QSFP28 및 DDR4 가격 견적이 필요하십니까? 가격 양식으로 이동 구매 준비가 되셨나요? 확인
GENEM-C 소프트웨어를 실행하는 PROVA-C 어플라이언스 GENEM-C 100G 네트워크 테스트 어플리케이션을 실행하는 PROVA-C 어플라이언스 BittWare 기반 100G 1U 어플라이언스 4× 100G 1U 어플라이언스 BittWare 기반 PROVA-C