웨비나 등록: 벡터패스 S7t-VG6 액셀러레이터 카드 소개
벡터패스 S7t-VG6 액셀러레이터 카드를 소개하는 비트웨어 웨비나 이제 온디맨드 방식으로 제공됩니다: 이 웨비나에서는 Achronix®와 Bittware가 PCIe 사용의 성장 추세에 대해 논의합니다.
RDMA
100Gbps의 저지연 RoCE v2
GROVF RDMA IP 코어 및 호스트 드라이버는 통합 이더넷을 통한 RDMA(RoCE v2) 시스템 구현 및 표준 Verbs API와의 통합을 제공합니다. RDMA IP는 IP 서브시스템 자체, 100G MAC IP 서브시스템, DMA 서브시스템, 호스트 드라이버, 소프트웨어 예제 애플리케이션을 포함하는 레퍼런스 디자인과 함께 제공됩니다. 시스템 드라이버는 OFED 표준 Verbs API와 통합되어 있으며 잘 알려진 RNIC 카드 및 소프트웨어와 호환됩니다. 또한 IP 코어는 100Gbps 처리량에서 RoCE v2의 저지연 FPGA 구현을 제공합니다.
RNIC 및 소프트 RoCE v2와 호환 가능
100Gb/s 처리량, 2µs 지연 시간
Configurable number of
RDMA queue pairs
특징
- 하드웨어 운영 RC, XRC, RD, UC, UD 서비스
- 수신 및 발신 SEND, RDMA READ, RDMA WRITE
- FPGA 및 ECN에서 구현된 메모리 보호 도메인
- 타사 MAC 및 DMA IP
- 호스트 머신의 표준 동사 API
- Verbs API를 사용한 동적 구성
- 하드웨어 재전송 및 재주문
- 사용자 지정 가능한 IP
FPGA 기반 SmartNIC로 RNIC 사용 사례 지원
블록 다이어그램, 데이터 시트 및 제품 세부 정보
제품 운영
The solution is a soft IP implementing RDMA over Converged Ethernet protocol. It consists of FPGA IP integrated with MAC and DMA, plus the host CPU drivers and is compatible with a variety of BittWare’s FPGA cards. The 200Gbps IP is compatible with BittWare’s IA-440i Agilex 7 I-Series FPGA card, and the 100Gbps IP is compatible with BittWare’s IA-840f and IA-420f Agilex 7 F-series cards and XUP-VV8 and XUP-P3R UltraScale+ FPGA cards. The solution complies with Channel Adapter and RoCE v2 requirements as stated in the IB specification. The diagram on page 1 shows a simplistic architectural overview of the system. The data plane and reliable communication is hardware offloaded and the implementation does not include CPU cores in the FPGA.
자세한 기능 목록
- 알려진 RNIC 제품 및 소프트 RoCE 구현(RoCE v2)과 완벽하게 호환됩니다.
- 100 or 200 Gb/s throughput
- 구성 가능한 RDMA 대기열 쌍
- 1023 이상
- 200Gbps IP: under 2.7 µs software to software latency (roundtrip) and under 1 µs hardware to hardware latency (roundtrip)
- 100Gbps IP: under 2.0 µs software to software latency (roundtrip) and under 300 ns hardware to hardware latency (roundtrip)
- 하드웨어 재전송 관리
- FPGA에서 구현된 메모리 보호 도메인
- ECN, PFC를 사용한 혼잡 제어
- Can work with 3rd party MAC
- Verbs API를 사용한 동적 구성
- 호스트 머신 사용자/커널 공간의 표준 동사 API
- 하드웨어로 구현된 신뢰성 연결(RC), 확장 신뢰성 연결(XRC), 신뢰성 데이터그램(RD), 비신뢰성 연결(UC), 비신뢰성 데이터그램(UD)
- 수신 및 발신 SEND, RDMA READ, RDMA WRITE
레퍼런스 디자인
참조 예제는 세 부분으로 구성되어 있습니다:
- RDMA 프로토콜을 구현하는 레퍼런스 디자인이 포함된 암호화된 FPGA IP
- FPGA 기반 RDMA 어댑터에 대한 표준 Verbs API 지원을 제공하는 소프트웨어 드라이버
- 핑퐁 테스트 결과를 보여주는 Verbs API 기반 애플리케이션 빌드 예시: 지연 시간 및 대역폭
샘플 구현 결과
| 장치 | LUT | 온칩 메모리 |
|---|---|---|
| UltraScale+ VU9P | 170K | 6Mb |
| Agilex 7 AGF014 | 170K | 6Mb |
호환 가능한 FPGA 카드
가격이나 자세한 정보가 궁금하신가요?
기술 영업팀에서 가용성 및 구성 정보를 제공하거나 기술 관련 질문에 답변해 드립니다.
