RDMA
Low-Latency RoCE v2 at 100/200Gbps
The GROVF RDMA IP core and host drivers provide RDMA over Converged Ethernet (RoCE v2) system implementation and integration with standard Verbs API. The RDMA IP is delivered with a reference design that includes the IP subsystem itself, the 100/200G MAC IP subsystem, the DMA subsystem, host drivers, and example application on software. The system drivers are integrated with OFED standard Verbs API and are compatible with well-known RNIC cards and software. The IP core also provides a low-latency FPGA implementation of RoCE v2 at 200Gbs or 100Gbps throughput.
RNIC 및 소프트 RoCE v2와 호환 가능
200Gb/s throughput, 2µs latency
Configurable number of
RDMA queue pairs
특징
- 하드웨어 운영 RC, XRC, RD, UC, UD 서비스
- 수신 및 발신 SEND, RDMA READ, RDMA WRITE
- FPGA 및 ECN에서 구현된 메모리 보호 도메인
- 타사 MAC 및 DMA IP
- 호스트 머신의 표준 동사 API
- Verbs API를 사용한 동적 구성
- 하드웨어 재전송 및 재주문
- 사용자 지정 가능한 IP
FPGA 기반 SmartNIC로 RNIC 사용 사례 지원
블록 다이어그램, 데이터 시트 및 제품 세부 정보
제품 운영
The solution is a soft IP implementing RDMA over Converged Ethernet protocol. It consists of FPGA IP integrated with MAC and DMA, plus the host CPU drivers and is compatible with a variety of BittWare’s FPGA cards. The 200Gbps IP is compatible with BittWare’s IA-440i Agilex 7 I-Series FPGA card, and the 100Gbps IP is compatible with BittWare’s IA-840f and IA-420f Agilex 7 F-series cards and XUP-VV8 and XUP-P3R UltraScale+ FPGA cards. The solution complies with Channel Adapter and RoCE v2 requirements as stated in the IB specification. The diagram above shows a simplistic architectural overview of the system. The data plane and reliable communication is hardware offloaded, and the implementation does not include CPU cores in the FPGA.
자세한 기능 목록
- 알려진 RNIC 제품 및 소프트 RoCE 구현(RoCE v2)과 완벽하게 호환됩니다.
- 100 or 200 Gb/s throughput
- 구성 가능한 RDMA 대기열 쌍
- 1023 이상
- 200Gbps IP: under 2.7 µs software to software latency (roundtrip) and under 1 µs hardware to hardware latency (roundtrip)
- 100Gbps IP: under 2.0 µs software to software latency (roundtrip) and under 300 ns hardware to hardware latency (roundtrip)
- 하드웨어 재전송 관리
- FPGA에서 구현된 메모리 보호 도메인
- ECN, PFC를 사용한 혼잡 제어
- Can work with 3rd party MAC
- Verbs API를 사용한 동적 구성
- 호스트 머신 사용자/커널 공간의 표준 동사 API
- 하드웨어로 구현된 신뢰성 연결(RC), 확장 신뢰성 연결(XRC), 신뢰성 데이터그램(RD), 비신뢰성 연결(UC), 비신뢰성 데이터그램(UD)
- 수신 및 발신 SEND, RDMA READ, RDMA WRITE
레퍼런스 디자인
참조 예제는 세 부분으로 구성되어 있습니다:
- RDMA 프로토콜을 구현하는 레퍼런스 디자인이 포함된 암호화된 FPGA IP
- FPGA 기반 RDMA 어댑터에 대한 표준 Verbs API 지원을 제공하는 소프트웨어 드라이버
- 핑퐁 테스트 결과를 보여주는 Verbs API 기반 애플리케이션 빌드 예시: 지연 시간 및 대역폭
샘플 구현 결과
| 장치 | LUT | 온칩 메모리 |
|---|---|---|
| UltraScale+ VU9P | 170K | 6Mb |
| Agilex 7 AGF014 | 170K | 6Mb |
호환 가능한 FPGA 카드
가격이나 자세한 정보가 궁금하신가요?
기술 영업팀에서 가용성 및 구성 정보를 제공하거나 기술 관련 질문에 답변해 드립니다.
