德瑪
Low-Latency RoCE v2 at 100/200Gbps
The GROVF RDMA IP core and host drivers provide RDMA over Converged Ethernet (RoCE v2) system implementation and integration with standard Verbs API. The RDMA IP is delivered with a reference design that includes the IP subsystem itself, the 100/200G MAC IP subsystem, the DMA subsystem, host drivers, and example application on software. The system drivers are integrated with OFED standard Verbs API and are compatible with well-known RNIC cards and software. The IP core also provides a low-latency FPGA implementation of RoCE v2 at 200Gbs or 100Gbps throughput.
相容 RNIC 和軟 RoCE v2
200Gb/s throughput, 2µs latency
Configurable number of
RDMA queue pairs
特徵
- 硬體操作的 RC、XRC、RD、UC、UD 服務
- 傳入和傳出發送、RDMA 讀取、RDMA 寫入
- 在 FPGA 和 ECN 中實現的記憶體保護域
- 第三方 MAC 和 DMA IP
- 主機上的標準謂詞 API
- 使用謂詞 API 進行動態配置
- 硬體重新傳輸和重新排序
- 可定製的IP
通過基於 FPGA 的智慧網卡實現 RNIC 用例
框圖、數據表和產品詳細資訊
產品運營
The solution is a soft IP implementing RDMA over Converged Ethernet protocol. It consists of FPGA IP integrated with MAC and DMA, plus the host CPU drivers and is compatible with a variety of BittWare’s FPGA cards. The 200Gbps IP is compatible with BittWare’s IA-440i Agilex 7 I-Series FPGA card, and the 100Gbps IP is compatible with BittWare’s IA-840f and IA-420f Agilex 7 F-series cards and XUP-VV8 and XUP-P3R UltraScale+ FPGA cards. The solution complies with Channel Adapter and RoCE v2 requirements as stated in the IB specification. The diagram above shows a simplistic architectural overview of the system. The data plane and reliable communication is hardware offloaded, and the implementation does not include CPU cores in the FPGA.
Detailed Feature List
- 與已知的 RNIC 產品和軟 RoCE 實現完全相容 （RoCE v2）
- 100 or 200 Gb/s throughput
- 可配置的 RDMA 佇列對
- 1023以上
- 200Gbps IP: under 2.7 µs software to software latency (roundtrip) and under 1 µs hardware to hardware latency (roundtrip)
- 100Gbps IP: under 2.0 µs software to software latency (roundtrip) and under 300 ns hardware to hardware latency (roundtrip)
- 硬體重傳管理
- 在 FPGA 中實現的記憶體保護域
- 使用 ECN、PFC 進行擁塞控制
- Can work with 3rd party MAC
- 使用謂詞 API 進行動態配置
- 主機使用者/內核空間上的標準動詞 API
- 硬體實施的可靠連接 （RC）、擴展可靠連接 （XRC）、可靠數據報 （RD）、不可靠連接 （UC） 和不可靠數據報 （UD）
- 傳入和傳出發送、RDMA 讀取、RDMA 寫入
參考設計
參考範例由三部分組成：
- 採用 RDMA 協定的參考設計的加密 FPGA IP
- 為基於 FPGA 的 RDMA 適配器提供標準動詞 API 支援的軟體驅動程式
- 基於演示乒乓球測試結果的謂詞 API 構建的範例應用程式：延遲和頻寬
示例實現結果
| 裝置 | LUT | 片上記憶體 |
|---|---|---|
| UltraScale+ VU9P | 170K | 6兆位元組 |
| Agilex 7 AGF014 | 170K | 6兆位元組 |
相容的 FPGA 卡
對定價或更多資訊感興趣？
我們的技術銷售團隊隨時準備提供可用性和配置資訊，或回答您的技術問題。