带有Xilinx VU13P FPGA的XUP-VV8 PCIe卡
PCIe FPGA Card XUP-VV8 UltraScale+ FPGA PCIe Board with 4x QSFP-DDs 8x 100GbE Network Ports and VU9P/13P FPGA Need a Price Quote? Jump to Pricing
BittWare合作伙伴IP核心
RDMA
100Gbps的低延迟RoCE v2
GROVF RDMA IP核和主机驱动提供了RDMA over Converged Ethernet（RoCE v2）系统的实现和与标准Verbs API的集成。RDMA IP与参考设计一起交付，包括IP子系统本身、100G MAC IP子系统、DMA子系统、主机驱动程序和软件上的应用实例。系统驱动程序与OFED标准Verbs API集成，并与著名的RNIC卡和软件兼容。该IP核还提供了100Gbps吞吐量的RoCE v2的低延时FPGA实现。
主要特点
与RNIC和软性RoCE v2兼容
100Gb/s throughput, 2µs latency
1023个或更多 可配置的 RDMA队列对
特点
- 硬件操作的RC、XRC、RD、UC、UD服务
- 传入和传出的SEND、RDMA READ、RDMA WRITE
- 在FPGA和ECN中实现的内存保护域
- 第三方MAC和DMA IPs
- 主机上的标准Verbs API
- 使用Verbs API的动态配置
- 硬件重传和重新排序
- 可定制的IP
通过基于FPGA的SmartNIC实现RNIC的使用案例
方框图、数据表和产品细节
产品操作
该解决方案是一个实现RDMA over Converged Ethernet协议的软IP。它包括集成了MAC和DMA的FPGA IP，以及主机CPU驱动程序。该IP与BittWare的XUP-VV8和XUP-P3R FPGA卡兼容，该卡采用Xilinx UltraScale+ FPGA。该解决方案符合IB规范中规定的通道适配器和RoCE v2要求。第1页的图显示了该系统的简单架构概述。数据平面和可靠的通信是硬件卸载的，该实现不包括FPGA中的CPU核。
详细功能列表
- 完全兼容已知的RNIC产品和软性RoCE实现（RoCE v2）。
- Under 2.0 µs software to software latency (roundtrip) and under 300 ns hardware to hardware latency (roundtrip)
- 100Gb/s的吞吐量
- 可配置的RDMA队列对
- 1023个或更多
- 硬件重传管理
- 在FPGA中实现的存储器保护域
- 使用ECN、PFC的拥堵控制
- 可与第三方MAC和DMA IP协同工作
- 使用Verbs API的动态配置
- 在主机用户/内核空间的标准Verbs API
- 硬件实现的可靠连接（RC）、扩展可靠连接（XRC）、可靠数据报（RD）、不可靠连接（UC）和不可靠数据报（UD）。
- 传入和传出SEND、RDMA READ、RDMA WRITE（不支持RDMA Atomic）。
参考设计
该参考范例由三部分组成。
- 带有参考设计的加密FPGA IPs，实现了RDMA协议
- 为基于FPGA的RDMA适配器提供标准Verbs API支持的软件驱动程序
- 建立在Verbs API之上的应用实例，展示乒乓测试结果：延迟和带宽
实施结果样本
| 器材 | LUTs | 片上存储器 |
|---|---|---|
| UltraScale+ VU9P | 110K | 15Mb |
兼容的FPGA卡
对价格或更多信息感兴趣？
我们的技术销售团队随时准备提供可用性和配置信息，或回答您的技术问题。
