ネットワークアクセラレーション

1-400Gでパケットを管理、移動、操作する。

FPGAがネットワークに適しているのはどんなときかアクセラレーション?

現在、多くの重要なネットワーク機能は、FPGA ベースのハードウェアアクセラレーションに依存しています。一般的に、このような機能は次の 4 つのカテゴリに分類されます：

機能の進化が早すぎて、ASICソリューションでは対応できない

最も多いのはセキュリティです：例えば、DDoS対策など。また、高頻度取引（HFT/Fintech）では、競争力のあるアルゴリズムが定期的に変更されます。

新しすぎてASICに固められない機能

ASICは高価であり、大量生産が必要なアプリケーションには適していません。56GのPAM4で400Gを実現するような早期の市場投入は、まずFPGAで可能になります。

ASICの実装を正当化するには特殊すぎる

LI（ローフルインターセプト）のためのリアルタイムパケットキャプチャーやフィルタリング、100Gbpsを超える高速回線機器の機能テストなどに見られる。

これまでCPUで動作していた独自機能をいち早く出現させた

CPUは10GbE以上のDPIなどのネットワークタスクの処理に苦労しており、40GbE以上のレートでのオフロードが必要となっています。FPGAベースのソリューションを採用するのは難しいですが、だからこそ、リファレンスデザインとサービスを提供し、支援しました。

エンタープライズクラスの製品を使用する
ネットワークソリューションを構築するために

エヌエフブイ

モニタリング

カスタムIP

セキュリティ

フィンテック

BittWare'sのネットワークアクセラレーションツールのスイート

FPGAでSmartNICアプリケーションを構築する場合
当社のリファレンスデザインから始めて、BittWare のハードウェアで構築することで時間を節約することができます：

SmartNIC Shellリファレンスデザイン

当社のSmartNIC Shellは、100G NICの基本をFPGA上で実現するためのIPスイートです。高精度なタイムスタンプを実現するTimeServoや、標準ベースのホストインタラクションを実現するDPDK（Arkville ）などの機能が追加されています。

ループバックリファレンスデザイン

Loopback の例では、SmartNIC Shell のより基本的なサブセットを提供し、サードパーティの IP 依存を取り除き、HLS C++ を使用してマッチ/アクションコアを処理します（ユーザーがこれらのコンポーネントを容易に変更できるようにします）。

SmartNIC シェルまたはループバックリファレンスデザインを使用した設計例

これらの事例は、対象製品をお持ちのお客様には無料でご提供しています。詳しくは弊社までお問い合わせください。

また、詳細なアプリノートは無料でダウンロードすることができます！

StreamSurge 100Gネットワーク負荷テスト

BittWareのXUP-P3Rアクセラレータカード用の100Gネットワーク負荷テストアプリケーションであるStreamSurgeは、ハードウェアのコストだけでカードをシンプルなネットワークテストソリューションに変えます。

HLSに内蔵されたパケットパーサーとP4の比較

P4とHLSの両方で、パケットからプロトコルフィールドを抽出するパケットパーサー/クラシファイアを構築し、（RSSの例と同様に）結果を比較しました。

RTLで構築したRSSとHLSで構築したRSS

Loopbackの内部にはRSSコンポーネントが搭載されています。最初はRTLで、次にHLSで構築し、両者の比較をご覧ください。

アンチDDoSのケーススタディ

BittWare OVHcloudがXUP-P3Rカードを最強のアンチDDoSソリューション "Armor "に採用した事例をご覧ください。

こちらをクリックしてください。