
비트웨어의 패킷 파서, HLS와 P4 구현 구축하기
백서 BittWare의 패킷 파서 구축, HLS 대 P4 구현 개요 BittWare의 SmartNIC 셸과 BittWare의 루프백 예제 모두의 특징 중 하나는 다음과 같습니다.
현재 많은 중요한 네트워킹 기능이 FPGA 기반 하드웨어 가속에 의존하고 있습니다. 일반적으로 이러한 기능은 네 가지 범주 중 하나에 속합니다:
대부분 보안 분야에서 사용됩니다: 예를 들어 디도스 방어. 또한 경쟁 알고리즘이 정기적으로 바뀌는 고빈도 거래(HFT/핀테크) 분야에서도 마찬가지입니다.
ASIC은 적은 용량의 애플리케이션에 적합하기에는 비용이 많이 듭니다. 400G를 지원하는 56G PAM4와 같은 초기 시장 출시 속도는 FPGA에서 먼저 사용할 수 있습니다.
이는 100Gbps를 초과하는 고속 회선 속도 장비의 실시간 패킷 캡처 및 필터링, LI(합법적 차단)와 기능 테스트에서 볼 수 있습니다.
CPU는 10GbE 이상의 DPI와 같은 네트워크 작업을 처리하는 데 어려움을 겪기 때문에 40GbE 이상의 속도에서 오프로드가 필요합니다. FPGA 기반 솔루션을 채택하는 것은 쉽지 않은 일이기 때문에 유니티는 이를 지원하기 위해 레퍼런스 디자인과 서비스를 제공했습니다.
NFV
모니터링
사용자 지정 IP
보안
핀테크
FPGA에서 SmartNIC 애플리케이션을 구축하시나요?
당사의 레퍼런스 디자인 중 하나로 시작하여 시간을 절약하고 BittWare 하드웨어를 기반으로 구축하세요:
이 예제는 적격 제품을 보유한 고객에게 무료로 제공됩니다. 자세한 내용은 문의하세요.
디자인을 클릭하면 자세한 내용을 읽을 수 있으며, 자세한 앱 노트도 무료로 다운로드할 수 있습니다!
네트워크 가속에 필요한 사항을 기술 담당자와 상의하세요.
"*"는 필수 필드를 나타냅니다.
백서 BittWare의 패킷 파서 구축, HLS 대 P4 구현 개요 BittWare의 SmartNIC 셸과 BittWare의 루프백 예제 모두의 특징 중 하나는 다음과 같습니다.
FPGA 카드용 FPGA 서버 TeraBox 2102D 2U 서버 레거시 제품 공지: 이 제품은 레거시 제품이며 새로운 설계에는 권장되지 않습니다. It
IP & 솔루션으로 돌아가기 동적 신경 가속기 ML 프레임워크 엣지코어텍스 동적 신경 가속기(DNA)는 딥러닝 추론을 위한 유연한 IP 코어입니다.
FPGA 서버 TeraBox 1400B 제품군 극도의 집적도를 자랑하는 표준 깊이 FPGA 서버 AMD EPYC 7002 시리즈 또는 인텔 3세대 제온 CPU 중 선택 가능