パネルディスカッションの様子:Gen5からAI、NOC、エッジのRFまで、今日のFPGAはデータ大洪水の問題をどう手なずけるか
パネルディスカッション 今日のFPGAはデータ大洪水の問題をどのように手なずけているか Gen5からAI、NOC、エッジのRFまで 録画を見る
Atomic Rules UDP Offload Engine (UOE) は、10、25、40、50、100GbEでの即時運用を可能にするUDP FPGA IPコアです。UOE IPコアは、チェックサム、セグメンテーション、再組み立てのハードウェア・オフロードを含むUDP標準RFC 768を実装しています。
これにより、RFC768に記載されている作業の多くをソフトウェアからハードウェアにオフロードすることができます。これにより、25GbE、50GbE、100GbEのラインレートを達成することができます。
UOE IPコアは、LANやネットワーク上でアプリケーションレベルのUDPデータグラムを同時に送受信することができます。内蔵のIGMPv2マルチキャスト・プリセレクターが不要なトラフィックを除去し、L4 UDPマルチキャストがプリセレクトされるため、ユーザー・アプリケーションはこの機能を実行する必要がありません。UOE IPコアは、一般的なFPGAベンダーのイーサネットMACで動作するようテストされています。
UOE IPコアのRTLシーケンシャル回路は、ユーザーデータグラムとイーサネットフレームのリアルタイムの相互変換を処理します。このコアは、UDPセンダーとUDPレシーバーとして同時に機能することができます。
データグラムを送信するために、コアはデータグラムと宛先とポートを記述したメタデータを提示される。宛先IPアドレスのMACアドレスが不明な場合、コアのARP回路が解決する。送信されるデータグラムのPDUがMTUを超える場合、コアはデータグラムをフラグメントに分割する。
受信するために、コアはUDP/IPペイロードをカプセル化したイーサネットフレームをリッスンします。チェックサムが正しい場合、1つまたは複数のフラグメントからデータグラムを形成する。
マルチキャストデータグラムを受信する場合、コアはIGMPで参加したホストグループのみを事前に選択し、アプリケーションに配信する。この機能により、228個のClassDマルチキャストアドレスを、16個のホストグループをエンコードする4ビットコードにデコードするタスクがオフロードされる。
Atomic Rulesは、様々なBittWare カード用のUDP IPリファレンスデザインを提供しています。Atomic RulesのUOE IPコアは、25GbEを最小のフットプリントで実装する必要がある場合、最大400MHzで動作させることができます。
IPコアは、Named-ProjectまたはSite-Licenseの形態で提供されます。どちらのバージョンも、自己検証テストベンチを含む実装に必要な要素を含んでいます。検証用IPのほとんどは合成可能であり、Verilogシミュレータ内だけでなく、ラインレートでのテストが可能です。
Named-Project (指定プロジェクト):認定されたFPGAデバイス上で製品のコンパイル版を含む1つまたは複数のビットストリームを使用して、開発から生産まで1つの指定プロジェクトで製品を使用することを許可する。プロジェクトのSLAでは、派生プロジェクトでの使用は禁止されています。
サイトライセンス:認定されたFPGAデバイス上で製品のコンパイル版を含む1つまたは複数のビットストリームを使用して、開発から生産まで、1つの認定された場所で製品を使用することを許可するものです。サイトSLAでは、認定された場所での派生プロジェクトでの製品の使用が許可されます。
コア | デバイス | ルト | 登録 | ビーラム | エフマックス | |
---|---|---|---|---|---|---|
64B | エーエムディー | 78K | 74K | 59 | 400MHz | |
64B | Altera (Stratix &Agilex) | 73K | 123K | 230 M20K | 500MHz (Agilex) | |
8B | エーエムディー | 22K | 21K | 44 | 400MHz | |
8B | Altera (Stratix &Agilex) | 23K | 32K | 88 M20K | 500MHz (Agilex) |
UDPオフロードIPは、AMDUltraScale+、IntelStratix 10、IntelAgilex FPGAを搭載した現行のすべてのBittWare カードと互換性があります。
ネットワークとQoTのためのFPGA IPコンポーネントとソリューションのプロバイダーです。ホストメモリとFPGAファブリックロジック間の高スループット、低レイテンシ通信を実現するArkville データムーバーなどのIPを提供する。
当社のテクニカルセールスチームは、在庫状況や構成情報を提供したり、技術的な質問に答えたりする準備ができています。
"*"は必須項目
パネルディスカッション 今日のFPGAはデータ大洪水の問題をどのように手なずけているか Gen5からAI、NOC、エッジのRFまで 録画を見る
PCIe FPGA カード S7t-VG6 VectorPath アクセラレータカード AchronixSpeedster7t FPGA ボード GDDR6 および QSFP-DD 概要 S7t-VG6 VectorPath アクセラレータカードは、7nm Achronix
White Paper FPGAアクセラレーション of Binary Weighted Neural Network Inference YOLOv3の特徴のひとつに、1枚の画像から複数の物体を認識することがあげられる。そのために
BittWare オンデマンドウェビナー Computational Storage:アクセラレーション をデータに近づける 高性能ストレージは、アクセラレーション がストレージに近づき、従来のフォームファクターが変わるにつれて変化しています。