带有Intel Stratix 10 MX FPGA的520R-MX PCIe卡
带有HBM2和480Gbps光学输入的PCIe FPGA卡520R-MX Stratix 10 FPGA板，针对具有大量实时数据采集要求的传感器处理应用进行了优化
UDP 卸载引擎
用于10/25/50/100GbE的UOE IP核心
Atomic Rules UDP卸载引擎（UOE）是一个UDP FPGA IP核，允许在10、25、40、50或100GbE下立即运行。UOE IP核实现了UDP标准RFC 768，包括校验、分段和重新组装的硬件卸载。
这将RFC 768中描述的大部分工作从软件卸载到硬件。这样一来，25、50和100GbE的线路速率就可以实现了。
UOE IP核心使应用级UDP数据报能够在局域网或整个网络上同时发送和接收。一个完整的IGMPv2组播预选器消除了不需要的流量，L4 UDP组播是预选的，因此用户应用程序不必执行这一功能。UOE IP核经过测试，可与流行的FPGA供应商的以太网MAC一起运行。
全线路速率，无数据包丢失
在任何线速下运行，最高可达100GbE
卸载UDP标准RFC 768
特点
- 面向未来的应用；优化所有线路速率的吞吐量
- 以10/25/50/100GbE的速度运行
- 以全线速率运行，没有数据包损失，即使是非常小的数据包也是如此
- 将UDP标准RFC 768从软件上卸载到硬件上
- 强大的组播支持
以
全线速率卸载UDP
，最高可达100GbE
方框图、数据表和产品细节
产品操作
UOE IP核中的RTL顺序电路处理用户数据报和以太网帧的实时相互转换。该核心可以同时作为UDP发送器和UDP接收器发挥作用。
要发送一个数据报，核心会收到一个数据报和描述目的地和端口的元数据。如果目的地IP地址的MAC地址未知，核心区的ARP电路将其解析。如果正在发送的数据报的PDU超过了MTU，核心将数据报分割成片段。
为了接收，核心设备监听封装了UDP/IP有效载荷的以太网帧。如果校验无误，它就从一个或多个片段中形成数据报。当整个数据报准备就绪时，它将与元数据一起呈现给应用逻辑。
当接收组播数据报时，核心预选并仅向应用提供已加入IGMP的主机组。这种能力卸载了将228个D类组播地址解码为4位编码的16个主机组的任务。
详细功能列表
- UDP/IPv4 (RFC 768, RFC 791)
- 硬件校验、分段和重装卸载
- 组播（IGMPv2）能力
- 加入并留下支持，接收16个D类团体
- 发送和接收多播主机组
- 接收预选卸载（丢弃未订阅的组播）。
- 同时发送和接收数据报
- 以太网数据包：可编程的帧MTU最高可达16K字节（支持超级巨型帧）
- UDP数据包任意数据报PDU，最高可达
- IPv4限制为64K字节
- 16 条 ARP 缓存（RFC 826）。
- ICMP（仅有未分割的回波响应消息类型，由 "ping "使用）。
- 支持VLAN（IEEE 802.1Q）。
- 第3层直接，允许非UDP应用连接
- 可通过控制面接口访问的统计数据
- 低面积实现，允许每个FPGA有多个核心实例
- 行业标准 AXI4 接口（Altera 器件上的 Avalon-Adapted）
参考实例
Atomic Rules为一系列的BittWare卡提供UDP IP参考设计。在这种情况下，Atomic Rules UOE IP核心可以在高达400MHz的频率下工作，必须以最小的空间实现25GbE。
可交付的成果
该IP核以命名项目或网站许可的形式提供。两个版本都包括实施所需的元素，包括一个自我验证的测试台。大多数验证IP也是可合成的，使测试可以在线速下进行，而不仅仅是在Verilog模拟器中进行。
命名的项目：允许在一个指定的项目中使用该产品，从开发到生产，使用一个或多个比特流，包括授权的FPGA设备上的产品的编译版本。项目SLA禁止在衍生项目中使用。
现场许可：允许在一个授权地点使用该产品，从开发到生产，使用一个或多个比特流，包括在授权的FPGA设备上使用该产品的编译版本。站点SLA允许在授权地点的衍生项目中使用该产品。
实施结果样本
| 核心 | 器材 | LUT | 注册 | BRAM | Fmax | |
|---|---|---|---|---|---|---|
| 64B | AMD | 78K | 74K | 59 | 400MHz | |
| 64B | Altera（Stratix 和 Agilex） | 73K | 123K | 230 M20K | 500MHz (Agilex) | |
| 8B | AMD | 22K | 21K | 44 | 400MHz | |
| 8B | Altera（Stratix 和 Agilex） | 23K | 32K | 88 M20K | 500MHz (Agilex) |
兼容的FPGA卡
UDP 卸载 IP 与目前所有采用 AMD UltraScale+、Intel Stratix 10 和 Intel Agilex FPGA 的BittWare 卡兼容。
关于公司
为网络和时间质量提供FPGA IP组件和解决方案。IP产品包括Arkville数据转换器，用于主机存储器和FPGA结构逻辑之间的高吞吐量、低延迟的通信。
对价格或更多信息感兴趣？
我们的技术销售团队随时准备提供可用性和配置信息，或回答您的技术问题。
