ブライアン

本日はご参加いただき、ありがとうございます。私はBryan DeLuca、Nicolette Emminoと一緒に、このライブチャット「How today's FPGA Are Taming the Data Deluge Problem」（主催：Mouser Electronics、BittWare 、Molex）のホストを担当させていただきます。

素晴らしいパネリストが揃っています。ライブチャットなので、画面下のQ&Aで質問してくださいね。それでは、ニコレットにお願いします。

ニコレット

こんにちは、皆さん。今回もご参加いただき、ありがとうございます。パネリストは、BittWare の技術・戦略最高責任者、Jeff Milrod氏です。スティーブン・ベイツ、Eideticomの最高技術責任者。Atomic Rulesの最高技術責任者であるShep Siegel氏です。

この3人のエキスパートが、FPGAソリューションを中心に、ハードウェアとソフトウェアIPの具体例を挙げながら、それらの新しいソリューションについて解説します。

では、潜入してみましょう！まずは、背景を少し説明します。みんな、どう思う？

シェップ、ジェフ、スティーブン......この3つの組織が、新しいプログラムで提携したことを教えてください。それがどのように市場に貢献するのか、また、あなた方が何をしているのか、少し話してみませんか？

ジェフ

なるほど、ではそれを受けて始めますと、BittWare 、FPGAで何十年もハードウェア・プラットフォームを作り続けてきました。そして、私たちが行ってきたことの本質は、こうしたアプリケーションのためのプラットフォームです。私たちはプラットフォームの専門家ですが、アプリケーションやワークロードの専門家ではありません。そして歴史的に、FPGA上でアプリケーションをコーディングして開発する専門家である顧客に対して、「ベアメタル」と呼ぶものを販売してきました。

そして、FPGAのプログラミングという大変な作業を、顧客側が進んで行うことは少なくなってきていることを実感しています。そこで、シェップやスティーブンのようなIPベンダーやソリューションベンダーと提携し、安定性と実績のある当社のハードウェアプラットフォームの上に付加価値を提供することにしました。

シェップ

そうですね、ジェフさん。Atomic Rulesでは、FPGAコミュニティへのサービスおよびIPプロバイダーとして、エッチもしないし、ハードウェアも持っていません。私たちのIPが最高の光を浴びることができるように、すべての重要なベンダーから最先端のFPGAを集めたプラットフォームを提供するBittWare 、これ以上ないパートナーになりました。

ジェフとBittWare/モレックスのIPを持ちたいという欲求は、私たちが顧客に提供したい価値を実現するためのプラットフォームを持ちたいという欲求と真っ向から対立しています。スティーブン？

スティーブン

ええ、もちろん参加しますよ。コンピュータが本当に輝くためには、2つのものが必要だ。良いハードウェアと良いソフトウェアが必要だ。ゲーマーの皆さんは、その良い例として、素晴らしいゲーミングPCを作ることができますが、そのハードウェアで動作するソフトウェアを書くには、ゲーム開発者が必要ですよね？

つまり、良いハードウェアと良いソフトウェアがあれば、お客様にとって最高の体験となるのです。ジェフが話していたように、モレックスやBittWare は優れたハードウェアを作ることができる素晴らしい会社です。しかし、そのハードウェアを本当に輝かせるための優れたソフトウェアを開発する能力は、モレックスも顧客も低下しています。

そこで、シェップや私のような会社の出番となるわけです。そこで、私たちはFPGA上で動作する、言葉は悪いですがソフトウェアの開発に取り組みます。しかし、それだけではありません。また、ホスト・システム上で動作し、ストレージ・アプリケーション、ネットワーキング・アプリケーション、コンピュート・アプリケーションなど、アプリケーションに接続するソフトウェアも開発します。ジェフ（BittWare/Molex）のような会社や、シェップや私の会社のような会社から、既製品のものを取り寄せて、すぐにプラグインして動作し、本当によく動くものを手に入れることができるのですから。

ブライアン

FPGAの柔軟性については、これまでにも何度も話してきましたね。FPGAの柔軟性はどの程度なのでしょうか？つまり、FPGAは本当にプログラミングしやすくなっているのか、もしそうでないなら、どう使えばいいのか。ジェフ、それについて少し話してくれる？

ジェフ

そうですね。FPGAは非常に柔軟で、柔軟性が増すということは、使うのが難しくなるということです。10年か20年前、私の古い信条のひとつに「BittWare 、このベアメタルFPGAハードウェアを狂信者たちに売った」というものがありました。...実際に袖を通し、この柔軟なものをコーディングできるのは誰なのか...そして今、彼らに売るのではなく、彼らとパートナーを組んでいるのです（笑い）。

スティーブンとシェップのルナティック・フリンジを呼んで（笑）...そして、私たちは一緒に...ルナティックではない人たちが実際に消費し、合理的に使えるようなものを作り上げるのです」。FPGAの柔軟性には驚かされます。何でもできるということは、ネイティブでは何もできないということです。だから、電源を入れると、メモリやホストの使い方がわからなくなるんです。

そこで、フレームワークを構築し、アプリケーションやワークロードをロードするためのシェルや（人によって用語は異なりますが）、多くの作業を行う必要があります。

しかし、それでも、アプリケーションやワークロードには、ゲートの海（Field Programable Gate Array、FPGAの略）があり、何百万ものロジックエレメントがあり、それらをどのように接続してハードウェアアルゴリズムや実装を行うかは、非常に困難です。さらに、オプションやハード化されたコアが追加されるにつれ、そのスペースで特定のワークロードを実行することはさらに難しくなっています。そこで、狂気のフリンジパートナーの出番となるわけです（笑）。

シェップ

そうでなくてもいいんです。この数年で、数百万個のFPGAに真っ向からぶつかるという困難な作業を、より扱いやすくしてくれる優れたツールがたくさん開発されています。ツールは良くなっていますが、アプリケーションレベルの問題でFPGAにぶつかるのは複雑で、ほとんど不可能です。だからこそ、私やスティーブンのような企業がこのエコシステムに参加することで、FPGAの強力なパワーの上にプラットフォームを構築するチャンスがあるのです。

FPGAのCAD設計における私のヒーローの一人であるAlberto Santelliは、ASICが登場した初期にプラットフォームベース設計について話していました。しかし、彼がASICに関して説き、研究したことは、FPGAにも当てはまります。Eideticomが作っているかもしれないし、Atomic Rulesが作っているかもしれないし、このコールの参加者の中にもオーバーレイを作っている人がいるかもしれない。

アトミック・ルールズのビジネスは、そのようなプラットフォームを提供する製品を提供することです。誰かがデータを移動させたいのかもしれないし、計算ストレージを作りたいのかもしれないし、誰かが別の問題を抱えているのかもしれない。このIPコアは、FPGAを使用して実際の計算を行う際に、ルックアップテーブルやタイミング検証など、開発を阻害するような細部にまで踏み込むことなく、「ネットワークからディスクドライブ、ホストへデータを移動する必要があるのですが...」というような話をできるように、相互作用レベルを向上させるものです。私たちはその方法を理解していますし、それはこの電話です。確かに、その下にはいろいろなものがありますが、それこそが、BittWare 、Eideticom、Atomic Rulesのような会社が提供する価値なのです。

スティーブン

そうですね。それで、精神異常者と呼ばれることについて、どう感じるかよくわからないんだ。好きな部分もあれば...

ニコレット

(笑) ジェフ、あなたは本当に神経を逆なでしましたね！

スティーブン

そうでしょう、ジェフでしょう？私が好きな言い方、非オタクの友達に好きな言い方は、「オタクの意味知ってる？オタクの人と話して、僕が何をしているのか話したら、オタクの人たちは僕のことをオタクの人だと言うだろうね」。(だから、私はギークの2乗か、2人のギークか、よくわからないんです。

ブライアン

私も同じことを言おうと思ったのですが、オタクの二乗のようなものです。

スティーブン

ジェフとシェップは、この点について非常によく触れていると思います。つまり、「FPGAの扱い方を学ぶにはどうしたらいいか」という点では、ツールは良くなっています。しかし、ベンダーが提供するシリコンの複雑さは、おそらくツールよりも劇的な速度で増加しています。

そして、FPGAの経験がない人でも簡単にできるようにするために、長年にわたって多くの取り組みが行われてきたと思います。しかし、これはまだ難しい問題であり、私たちはそれを解決したとは思っていません。私たちは、シェップが言ったように、FPGA用にC言語タイプのプログラミング言語を書こうと試みましたが、抽象化のレイヤーを高くする必要があります。しかし、その場合、簡単さを得るために性能を犠牲にすることが多いという問題があります。

だから、シェップや私のような会社がやっているのは、よりアプリケーションに特化したオーバーレイを作ろうとすることだと思う。つまり、私たちは、柔軟性という点で、ある線を引いているのです。もう何でもできるわけではありません。これとこれとこれをやるんだ。しかし、それに伴って、高性能なプログラマビリティも提供されます。これは興味深いことだと思います。

後で触れることになると思いますが、FPGAの採用を今以上に加速させるという意味で、オープンスタンダードのようなものが2つ、本当に助けになると思います。FPGAの動作やプログラミングについて、エコシステム・ベースの標準を策定することは可能でしょうか。そうすれば、もうベンダーに縛られることはないでしょう。

そして、もうひとつはオープンソースです。では、LinuxカーネルやLinuxオペレーティング・システムがソフトウェアに対して行ってきたことと同じことを、FPGAに対して行うことはできるでしょうか。コードを見ることができるコミュニティがあり、コミュニティとしてコードを編集することで、より良いものにすることができるのですね。この2つのことは、後で触れますが、非常に重要なことだと思います。

ジェフ

そのスレッドを2回目のStephen...つまり、100％正しいんです。そして、ハードウェアのレベルでもそれは存在します。つまり、フィールドプログラマブルゲートアレイは、それ自体では何もできないのです。ロジックエレメントがあり、ホストインターフェイス、メモリインターフェイス、ネットワークインターフェイスがあります。BittWare 、多くの例とシェルが提供されています。

Intelはオープンフレームワークスタックを推進しています。BittWare 、オープンフレームワークスタックの仕様に準拠し、PCIe上のホストインターフェースロジック、ネットワークインターフェース、メモリインターフェースをFPGAにインスタンス化して実装し、電源を入れたらFPGAがデータを動かせるようにハードウェアを構築しています。

そして今、人々が使っている他のモデルは、ゼリードーナツがあって、アプリケーション開発者がゼリーを入れるのですが、インテルはそのための特別なツールを用意しており、oneAPIと呼んでいます（スティーブンのように、彼らは私がゼリードーナツのフィラーと呼ぶことを好まないでしょう）...one APIはCPUでもGPUでも、ハードウェア層でこのOFSを構築すればFPGA上でも動作します。つまり、oneAPIというインテルの高級言語でコーディングし、このオープンフレームワークスタック（Open FPGA Stack、実際はこの略だと思います）を搭載したFPGAハードウェアプラットフォーム上でアプリケーションを実行することができるようになったのだそうです。

ニコレット

この1つの質問で、皆さんは多くのことに触れました。しかし、私が本当に知りたかったのは、そのうちのいくつかに触れたと思うのですが、（会場からの質問もあります）最初にこのことを取り上げたいと思います：これまでに述べたことは別として、FPGAの新しい開発で、関連する質問があるので、飛び込む前に今話しておくべきことはありますか？

シェップ

ええ、すぐにでもその前に飛び出したいのですが、それは...あるんです。FPGAは長い間、プロセス技術の最先端を走ってきました。しかし、ここ3、4、5年はPCIeのGen3でやってきたが、ここ2年でGen4、Gen5、Gen6がすぐそこまで来ているように思える。

AMD/Xilinx、Intel、その他すべてのFPGAベンダーから、SerDesテクノロジーはGen4に対応できるほど成熟しており、Gen5（主要ベンダーが出荷するGen5デバイス）を提供する手前まで来ていると見ています。アトミック・ルールズでは、顧客と話をする中で、ここ1、2年でGen4とGen5が爆発的に普及し、CXLもその流れに乗っていることを実感しています。

そしてもちろん、それを可能にする基礎となるSerDesテクノロジーなしには実現できなかったことは言うまでもありません。しかし、私の短い答えは（同僚には本当に申し訳ないのですが...この技術が私たちのビジネスを大きく変えたので、前に出なければなりませんでした）、Gen4とGen5が今日ここにあるということです。

スティーブン

ええ、そして今日のウェビナーのタイトルは「Taming the Data Deluge」でしょう。高速化とフィードは必要なこと...まるで重要なことなんだ。PCIeであれCXLであれEthernetであれ、FPGAに大量のデータを出し入れすることができなければ、FPGAが何をしようが追いつくことはできませんよね。つまり、スピードとフィードは、必要なビルディング・ブロックのようなものなのです。

しかし、私は少し違った角度から見てみたいと思います。FPGAやSoC市場全般について、私が本当にわくわくすることの1つは、2つのことだと考えています。ひとつは、ARMなどの企業が提供する非常に高性能なアプリケーション・プロセッサを搭載できるようになったことで、FPGAの一部ではそれが実現されています。つまり、FPGAでLinuxを起動させることができるわけです。FPGAでLinuxを起動させれば、小さなRaspberry Piのような小型サーバーに早変わりします。しかし、FPGAには、ハード化されたARMプロセッサ・コアだけでなく、柔軟なロジックも搭載されているので、柔軟性もあります。そのため、驚くようなことができるのです。例えば、Raspberry Piのように、Linuxが通信するハードウェアを変更したり、ドライバを書いたり...とても楽しく、驚くようなことができます。FPGA上にLinuxを導入し、ソフトウェア開発者がハードウェアと対話できるようにすることで、ハードウェア・チームが作り上げることができるのです。

もうひとつ、本当にワクワクするのはチップレット技術です。IntelのFPGAチームは、すでにチップレットベースで仕事をしていますね。AMDはサーバー・プロセッサーでチップレットを採用していることで知られていますが、これも期待できます。パッケージの中でさまざまなコンポーネントを組み合わせて、より幅広いSKUを実現できるのは、とても興味深いことだと思います。イーサネットが不要なアプリケーションの場合、イーサネットはチップレットに搭載されているので、チップレットは不要で、パッケージングのオプションに過ぎないのです。ARMプロセッサーが必要な場合は、チップレットに搭載することができ、そのチップレットは異なるプロセスノードに存在することができるので、コストを削減することができます。

広帯域のメモリー接続のようなものにも、チップレットを考えることができます。私は自分の欲しいものを選び、シェップは自分の欲しいものを選び、ジェフはパッケージングし、フットプリント互換性を持たせ、ジェフはカードに好きなものを入れることができます。

ジェフ

もちろん、インテルはEMIBインターコネクトを使ってチップレットを "タイル "と呼んでいます。シェップがPCIeを発表したように、イーサネットの速度も劇的に向上していますし、それに伴ってイーサネットのネットワークフィードの速度も100ギガ、NRZ...100ギガ、失礼、PAM4速度まで上がっているので、最大400ギガまで縛ることができるようになりました。これはもう大きな問題ではありません。

外部メモリ・インターフェース、DDR5、そしてStevenが言ったように、内部高帯域幅メモリ・タイルです。つまり、新しいFPGAの中には、FPGAに超高速ローカルバスで接続された32ギガバイトのインパッケージメモリを追加することができるものもあるのです。

しかし、ベンダーコミュニティの半導体レベルでは、ネットワーク・オン・チップを追加して、より高い帯域幅でデータを移動させるという、非線形のステップを踏んでいるようです」。

ペリフェラル間の移動と、ロジックエレメント内での移動が可能になります。ロジック・アレイがどんどん大きくなるにつれ（数百万、やがて数千万のロジック・エレメントを持つ）、データをそこに移動して処理するのは大変ですが、同じ帯域幅を最初のパケット・プロセッサからポスト・プロセッサに移動するには、その大きなアレイ全体を移動しなければならず、そこにもNOCの出番があります（ネットワークオンチップ：彼らはそれをNOC、つまりN-O-C、と呼んでいます）。

シェップ

NOCは大きなトピックですが、その理由はFPGAメーカー各社がハード化されたNOCにまつわるマーケティングを展開しているためです。私は、ここAtomic Rulesや他の場所で、Jan GrayとNachiket Kapreが開発したHopliteネットワークに関する過去20年間の研究に大いに触発されたことを伝えておきたいと思うのですが、そのことを忘れてはいけません。ググって、Hopliteとその周辺のすべての研究を調べてみてください。ソフトな方法でNOCとその利点（とコスト）を調査するための素晴らしいプラットフォームです。私たちはこの研究に触発されて、ニーズに合ったハードなNOCの利点がない場所で、データ配布に使うソフトNOCを開発しました。

そして、先ほどお話ししたプラットフォームと同じように、NOCもハード、ソフトを問わず、プラットフォームのレイヤーとして機能し、抽象化を構築することができるのです。ジェフが言っていたのは、「イーサネット側からPCI側、メモリ側、ストレージ側にどうやってデータを持っていけばいいのか」ということです。その通りです。私は、このような抽象化も、複雑さを軽減し、本当に価値のあるアプリケーションレベルの詳細を理解するために、知りたくないことを隠すことができる利点として、包み込んでバンドルすることができるものと考えています。

ニコレット

会場からNOCについての質問がありましたが、特にハード化されたNOCについてですね。その質問に対して、私はただ提起したいのです。会場でも取り上げられたかもしれませんが、ここで補足しておきます。会場からは、「異なるハード化されたペリフェラルと内部ロジックゲート間のハード化されたNOCは、過去20年間FPGAに欠けていた内部データパスの高速化にどのように影響するのか」という質問がありました。

ジェフ

そうですね、これはハードウェアの詳細な問題であり、問題でもありますね。私たちはいつも......非公式な表現ですが、このクレイジーなもの、つまりデータをすべて移動させることは、配管のようなものだと考えています。もし、家の中に水を引き込みたいのなら、それはそれでいいのです。キッチンのシンクやバスルームに水を流したいなら、配管をしなければなりません。この例えは、FPGAにも当てはまります。そして、キッチンからちょっとだけ水が出ればいいのなら、それはそれでいいのです。しかし、キッチンに消火用ホースが必要な場合は、別の種類の配管構造が必要ですよね？

そこで、ハードウェアNOCが登場し、すべてのベンダーがこの問題に取り組んでいるのです。シェップが言ったように、イーサネットからPCIeへの移行や、ファブリックへの取り込みなど、周辺機器の間でさまざまな度合いで取り組んでいます。今言ったように、400ギガのイーサネットがハード化されたMAC FECに接続されている場合、その出力はロジックでパケット処理をする必要があります。さて、このロジックの出力は、どのようにしてどこかに移動させるのでしょうか？

そこで、ファブリックにアクセスできるNOCが必要になり、ネットワークアクセスポートが用意されました。積極的に導入しているベンダーもあれば、次世代で計画しているベンダーもあります。皆、そのように動いています。もちろん、こうした技術はどれもそうですが、マーケティングのスライドではまるで魔法の粉のように見えても、細部には常に悪魔が潜んでいるものです。そのひとつが、巨大な帯域幅とバス幅でギガヘルツの速度で物事を操作し始めると、物事が熱くなることです。

NOCは熱放散を増加させる傾向があります。なぜなら、フリップインするビットが増えれば増えるほど、物事は熱くなるからです。そして、より遠くへ行けば行くほど、より多くの容量性負荷が発生します。しかし、NOCはコミュニティによって活用されている素晴らしいツールであり、その後、すべてのハードウェアに搭載されることになると思います。

スティーブン

さらに、私が好きな言葉に "dinking from a fire hose "というのがあります。このように、私たちは信じられないようなデータの大洪水の速度と供給について考えています。ホストから送られてくるパケットやビットをすべて見ようと思ったら、それを消費できるようにしなければなりません。そうでなければ、文字通り消火用ホースから水を飲むことになり、良い結果にはつながりません。

ですから、デバイスの中でデータを移動させることができるようにしなければなりません。ジェフが指摘した「熱」については、実に良い指摘だと思います。ジェフの会社とパートナーシップを結んでいてよかったと思うのは、ジェフの会社が熱のようなものを考えるのがとても上手なことです。

ジェフがこの話を持ち出してきたことで、重要なことなんだと気づかされたよ。過去にFPGAをプログラミングしたとき、ファンが回っていないような涼しさのない状態で、FPGAを爆発させたことがあります！それは認めますが...多分、認めてはいけないと思います（笑）！ でも、一生懸命働いていると熱くなるものだから、何もしないで座っていたら、それはそれで幸せだったんです。でも、何もしないでぼーっとしてたら、それはそれで幸せなんです。それで、たくさん仕事をさせたら、急にすごく熱くなったんですよ、すごく早く。そしてジェフは、ジェフの会社はそのことについて考えているんだ。

ジェフ

しかし、はんだの継ぎ目からはみ出し、基板から落ちてしまうほど熱くなったことはありませんか？

スティーブン

まだやっていないんです。

ジェフ

その時こそ、何かを掴んだと実感できる！

ブライアン

みんな、かなり熱いぞ。

スティーブン

だから、BittWare 、モレックスが面倒を見るのは素晴らしいことです。彼らは、「どうすればこれらの製品を冷やし続けられるか、そうすれば死なずにすむか」という経験を持っているのです。それは本当に重要なことです。

ブライアン

さて、これまでデータについてたくさん話してきましたね。そして、その中に飛び込んでみましょう。デジタル領域での話をたくさんしましたが、センサー内のデータの洪水についても話しておきましょうか。FPGAはアナログの世界でもどのように役立っているのでしょうか。ジェフ、それはハードウェアの問題でしょう。

ジェフ

そう、そして、超奥が深いのも1つ。で、それに対する答えが2つあるんです。

一つは、ほとんどの...BittWare 、以前は多くのアナログ・インターフェース・ボードを手がけていましたが、それらを信号処理リソース...主にFPGAに移したことです。

今は標準化が進んでいるので、そのようなことはしなくなりました。一般に、送信機でアナログ信号をデジタルからアナログに変換する場合、無線ヘッドやセンサーヘッドのどこかで変換します。そして、それをデジタル化してパケット化し、移動させるのです。

JESDやVITA49、RFのDIFI規格など、センサーのインターフェースや処理を行うアプリケーションのほとんどは、イーサネットのような標準的なパケットプロトコルにインターフェースしており、データを移動させるだけです。

もう1つの方法は、（私たちが話していたように、スティーブンが話していたように、チップレットやタイルについて）さまざまなベンダーが、アナログ／デジタルコンバーターやデジタル／アナログコンバーターをチェックボックス式のオプションとして追加し、スティーブンがこの色で、この機能が付いていると注文できるようにしたことです。ADC付きもADCなしもありますし、実際に直接アナログ・インターフェイスを行うこともできます。

そして、BittWare 、5GHzのRFを直接取り込んでデジタル化し、ダウンコンバーターとアップコンバーターを強化し、それをFPGAファブリックに移して後処理するハードウェアを備えています。これが、その方法のひとつです。

ニコレット

会場からたくさんの質問が来ていますね。今からそのうちのひとつをぶつけてみようと思います。えーと...エッジコンピューティングの領域におけるFPGAの実現可能性について、コストの観点から話していただけますか。FPGAはデバイスエッジとオンプレミスエッジのどちらに適しているのでしょうか？

ジェフ

まあ、コストは帯域幅や性能のようなもののひとつで...ほら、相対的なものですからね。StephenがRaspberry Piについて話しているとき、私はちょっとゾッとしたんだ。FPGAは一般的に、決して安いものではありません。

営業担当者は、もしこれを聞いていたら、今、私にダーツを投げかけていることでしょう。しかし、その性質は...先日、誰かがそう呼んでいるのを聞いたのですが、FPGAとはフィールドプログラマブルゲートアレイのことで、別の言い方をすれば、柔軟でかなり優れたASICということになりますね？私はこのアプローチと呼び方が好きです。ASICは開発コストが非常に高いのですが、一度開発すると非常に安く導入できますよね？

FPGAは違う方法でやっています。開発は相変わらず大変ですが、ASICの開発ほど高価ではありません。しかし、デバイス自体の経常的なコストははるかに高くなります。さらに、PCBや電源、熱的な制約も出てくると、かなり高価なソリューションになります。そして、価格が重視されるような大きなものになると、人々はASICを採用するようになります。

つまり、FPGAは、よりコスト効率よくできないことをするのに非常に優れているのです。その意味で、FPGAは超安価です。ハードウェア（およびパートナーからのIP）がどれほど高価であっても、他の方法で解決できず、市場に大きな価値を与え、サービス可能な市場を拡大するのであれば、非常に効率的にお金を使うことができます。しかし、そのコストそのものが私たちの勝因になることは、まずありません。

シェップ

しかし、FPGAが価値をもたらす方法はほかにもあります。FPGAは、その複雑さや統合の難しさにもかかわらず、AMDやIntelの高価なヘビーコアを必要とするような処理をオフロードするために使用されることがよくあるのです。

しかし、多くのアプリケーションは、「私の仕事は使用するコア数を減らすことです」とは言いません。通常は、特定の計算問題を解決することが仕事なのです。しかし、その過程で、FPGAを使用したソリューションでは（おそらく、ネットワークからメモリ、ストレージへのデータの移動方法に工夫があるため）、移動量が少なく、高価な重鉄も必要ないことに気づくことになります。特にデータセンターやオンプレミスでは、電力に敏感な現場とは異なり、...というコスト削減は、高価なFPGAの開発や高価なボードに充てることができる経常的な節約です。

ジェフ

これは総所有コストの問題で、スティーブンの計算機用ストレージのアプリケーションは、特にこれに関連していると思います。計算機用ストレージのソリューションが安いとは誰も言いませんが、代替品よりは安いのです。

ブライアン

つまり...計算機のストレージについて少し話をしよう...そして、データの移動についても少し話をしたいんだ、ね。あなたの部下-シェップもスティーブンも-から見て、ね。

そこで、皆さんは、まず計算機上ストレージの話をして、それから戻るか、それともデータの移動が先か、どちらを優先したいのでしょうか。

スティーブン

では、計算機用ストレージについて説明します。計算機ストレージは、世界中で生産されるデータの量が指数関数的に増加していることを意味します。そしてもうひとつ、企業が気づいたことは、データを分析してビジネスインテリジェンスを開発し、データから賢いビジネス判断を下すことができなければ、そのデータは役に立たないということです。

データを保存するのは、それほど意味があることではありません。そのデータから洞察を得ることが、今や重要なのです。そして、企業はこれを素早く、効率的に行いたいと考えています。そこで、シェップが言ったような大量のデータをインテルやAMDのCPUコアに戻してソフトウェアを実行するよりも、クエリをストレージ層にプッシュして、実際にストレージ層がこの種のタスクを実行する方が良いということに気づいたのです。データベースのクエリであれ、大量のセンサーデータに対するAIの推論であれ、ある種のビジネス指標に対するデータベースの分析であれ、です。

標準化が進んでいるのは、コンピュテーショナル・ストレージという分野です。つまり、データを保存する箱やデバイスを持つだけでなく、これらの箱（ドライブ、SSD、NASのような箱など）に計算クエリをプッシュする機能を持たせることができるのです。FPGAが果たすべき役割は大きい。シェップが言ったように、FPGAのようなものを使えば、より効率的でコスト効率の高い作業ができる。

しかし、時間の可変性も必要です。FPGAの真価が発揮されるのは、時間「A」の時点ではある特性を備えていても、別の時間帯になると作業負荷が変化し、実際に処理能力に特性を変更させることができるようになる場合です。ASICでは難しいことですが、FPGAなら簡単にできます。

コンピュテーショナル・ストレージは、標準規格にも関わってきます。先ほども申し上げたように、（私の考えでは）標準規格は市場導入を促進し、価格を押し下げます。そして、それは常に道なんですね。だから、FPGAを1つ買うと、かなりのコストがかかる。FPGAを50万個買うとなると、1個あたりの価格はもっと高くなるはずです。

ジェフ

FPGAには幅広い機能があり、Raspberry Piの領域でも価格的にはFPGAを購入できますが、中には1チップで1万ドルを超えるものもあります（極端な例ですが）。BittWare 、同様に幅広いダイナミックレンジを持つオプションがあります。

Stephenの計算機用ストレージのアプリケーションでは、計算機用ストレージ・アクセラレータを大量に導入する場合、ユースケースがわかっている限られたアプリケーションでは、1000ドル以下のものを販売することも可能です。また、400ギガの製品もありますが、こちらはソリューションとして数千ドルに迫る勢いです。

そして、このHBMやその他もろもろでさらにパワーアップしたものを近々発表する予定です。ですから、コストには大きな幅があります。しかし、エッジやIoTのデプロイメントに使用する場合は、「たくさん」が何を意味するかによって異なります。

ブライアン

では、Shepさん、データの移動について少しお話を伺えますか？

シェップ

もちろんです（笑）。

ニコレット

ムービングデータの話なら、しばらくここにいてもいいんじゃないですか？(笑) 皆さん、シートベルトを締めてください！

ブライアン

25分もあるんだから、いいじゃないか、いいじゃないか。

シェップ

それでは、ご質問ありがとうございました。Atomic Rulesの代表的なIP製品のひとつに、Arkville という製品があります。Arkville はAtomic Rulesのブランドで、DPDKベースのデータムーバーのことです。このIPコアは、FPGAからホスト・メモリへ、あるいはその逆へと、大量のデータを比較的簡単に移動させることができるもので、同時に高いスループットと比較的低いレイテンシーを実現するために必要な、プラットフォームベースの設計についてお話したような低いレベルにはあまり踏み込んでいません。

システム・アーキテクチャの観点から見ると、データの移動という概念は実にシンプルです。例えば、FPGAのデータ・パートAから、ホスト・メモリ内のデータ・パートBにデータを移動させたいとします。ソフトウェア・エンジニアは、memcpyを呼び出したり、データを移動させたりして、それを実現したいと思うかもしれません。

私たちの目標は、お客様が求めているものにできるだけ近い体験を提供することです。FPGAハードウェアからユーザーランドホストメモリにデータを取り込み、質問も問題もありません。

確かにもっと複雑なのですが、それがお客さまの購買意欲につながるのです。AtomicRulesは、FPGAからホスト・メモリのようなものへのデータの移動が重要な場合、そのための完全なソリューションを提供するもので、大きな価値を持ちます。

スティーブン

そうですね、ちょっと補足しておきましょうか。DPDKはネットワーク分野のホスト・ソフトウェア・スタックで、ホスト・メモリからネットワークへ、あるいはメモリからメモリへトラフィックを移動させるように設計されています。私はどちらかというとストレージの領域で仕事をしていますが、皮肉なことに、ストレージもまたデータの移動がすべてです。ディスク上にデータがあり、それを処理したいからメモリに取り込みたい、あるいはメモリにデータがあり、ディスクに取り込みたい、それは大好きな猫の写真のようなもので、猫を愛しているから安全に保管したい...。

ですから、データの移動に関連するストレージの標準もかなりあります。私たちは、Shepとまったく同じことをやっています。FPGA上のハードウェアでデータムーバーを作成し、ホストや顧客にAPIを提供する必要があるのです。そして、シェップがネットワーク中心のものを使っているのに対し、私たちはストレージ中心のものを使っています。

ノートパソコンやゲーミングPCに搭載されているSSDの多くは、NVMeドライブを採用しています。もう1つはSDXIで、これはデータ移動に特化した新しい規格です。これらの規格により、FPGAのソフトウェア・ベンダーは、ホスト側のよく理解されたスタック（Shepの場合はDPDK、私の場合はNVM ExpressやSDXIなど）と統合することができます。

ニコレット

さて、今回はCXLについて少しお話したいと思います。昨日、私たちがチャットで話していたとき、ジェフは、これは最近かなりバズワードになっていると言っていましたね。そして、CXLを使ったボードで何が予定されているのか、そしてスティーブンとシェップの後に、あなたの想像力がそのようなものを使って何をするのかについて、少し話してもらえたらと思います。

シェップ

いいか、ジェフ？

ジェフ

CXLは、確かに皆の注目を集めました。そしてまた、高いレベルで約束されたものであり、すべての報道を読むと、魔法の妖精の粉のようなもので、すべての人の問題を解決してくれるものだと思います。しかし、確かにそうではありませんが、これは抽象化（Compute Express Linkの略）であり、IO/キャッシュ/メモリを単一のコヒーレントな領域に抽象化し相互接続することで、誰もが誰の情報やデータも見ることができるようにするものなのです。

そして、この方法はさまざまな形で実施されています。しかし、私の考えでは、その方法はまだ完全に明確ではありません。そして、「ああ、これですべてのやり方がわかった」と思える人は、まだ多くはないでしょう。これまで人々が考えることのできなかった、まったく新しい次元や能力が開かれているのです。そして、「ああ、こうやってつなげよう」と試行錯誤が続くと思います。でも、それだとうまくいかない。もっといい方法があるはずだ "と。

もうひとつは、技術的にアーリーデイであることです。今年末に発売するFPGAは、CXL 1.1をサポートする予定です。2.0は2023年以降に登場する予定です。そして、3.0はすでに文書化され、計画され、リリースされており、2024年のようなタイムフレームになると思います。つまり、ハードウェアのレベルでは、CXLを使ったシステム構築の方法がより洗練されるとともに、進化していくことになります。

スティーブン

CXLは、ご存じない方のために説明すると、PCIeと同じような配線の上で動作するプロトコルです。ですから、ノートパソコンやゲーム機、ゲーミングPCなど、PCIeデバイスを接続できるあらゆる場所で、理論的には数年後にはCXLデバイスを接続することができるようになるでしょう。

さて、次の質問は、"なぜそんなことをするのか "です。さて、PCIeにはデータ移動に関するいくつかの制限があります。最も大きなものは、いわゆるキャッシュコヒーレントではないことです。そのため、PCIeでグラフィックカードやネットワークカードにデータを移動させる場合は、少し注意が必要です。しかし、オペレーティングシステムがその辺をうまく処理してくれます。

CXLは、実はコヒーレントなプロトコルなんです。そのため、PCIeではできないこともできるようになります。現在でもPCIeで多くのことができますし、PCIeでも多くのことを行っています。しかし、ジェフが言及したように、CXLは新しい種類のパラダイムを開くものです。

そして、彼が言ったように、私たちは何をするのかよく分かっていません。しかし、私が業界で見てきたところでは、多くの大手クラウド企業が最初に行うのは、メモリの分解です。実際に、メモリの一部をプロセッサのDDRチャネルからCXLカードに移したり、（Googleのような）ハイパースケーラー向けにCXLの棚を用意したりするようです。

もしそうするのであれば、ストレージと同じように、メモリ上で動作するコンピュート・サービスを導入することができるのではないでしょうか。つまり、コンピュート（計算）をメモリに押し付けることができるのか？そのためには、柔軟なアルゴリズムが必要でしょうから、FPGAは私の心に響きますね。ですから、FPGAには大きな可能性があると思います。

もう1つのポイントは、「どうなるかわからないからこそ、柔軟性が必要」ということです。ですから、特に初期の段階では、何をしたいのかが100％明確でないため、FPGAにチャンスがあると思うのです。ですから、5,000万ドルもかけてASICのテープアウトをするつもりはないのです。FPGAで実験するつもりです。FPGAをそれなりに大量に導入するかもしれません。しかし、残念ながら、アプリケーションの規模が大きければ、誰かが「これにはASICを使おう」と言い出すでしょう。

しかし、仕事量がシフトするため、フレキシブルに対応できる機会があると思いますし、その可能性にとても期待しています。

シェップ

CXLを追いかけている多くの人は、メモリ分割がCXLの「アハ！」な瞬間になると聞いていると思う。しかし、実際に使用するクライアントに対するメモリのロードやストアのレイテンシーについて、メモリ分割がどのような意味を持つのか、私はなかなか理解できないでいます。

というのも、現在のホスト・プロセッサでは数十ナノ秒ですが、CXLが現在目指しているようなSerDesでは数百ナノ秒に達するからです。だから、個人的には......それに賭けたくはないのですが、すぐにそうなるとは思えませんね。

私たちAtomic Rulesは、CXLの後を追うために何をしているかというと...IntelはIシリーズAgilex 、ゲートから積極的に動き出しました。先ほどチップレットとタイルの話をしましたが、対応するRタイル（私たちは今日Gen5の一部として使用していますArkville 、Arkville 22に出荷されています。しかし、PCI Express Gen 5を実現するR-tileは、CXLとPCIを並行して使用するIntelの機能を取り入れたもので、Gen5 x16のフルファイヤーホースを必要とする顧客はほとんどいないでしょう。Gen5x16のフルファイアーホースを必要とする顧客はほとんどいませんし、私たちもそのような顧客に対応するつもりです。しかし、100ギガビット・イーサネットや複数100ギガビット・イーサネット、100ギガビット・パイプは、400ギガビットよりも普及していると言えるかもしれません。

100ギガビットと400ギガビットのストリームを分割し、IntelのIシリーズR-tileでArkville 、gen5 x8エンドポイント（利用可能帯域の半分）で動作させ、R-tileチャンネルの残りの半分をCXL用に利用できるようにしました。はっきり言って、Atomic Rulesは現在、このCXL機能をサポートしている製品はゼロ...ゼロです。

私たちは、他の人たちと同じように、かなり注意深くそれを見ていますし、学習が必要だと考えています。しかし、この方向での私たちの小さな動きは、例えば「Atomic Rulesを使いたいなら、PCIの道を歩むことになり、CXLは使えない」と、CXLの採用を阻害するような動きはしない、ということです。私たちはその逆を行くのです。CXLとPCIを混在させたいのであれば、両方を同時に使用することが可能です。

ブライアン

そこで、もう1つ視聴者からの質問を紹介します："SmartNICに必要なFPGAとのコパッケージ光学系のような高い光I/Oは、プログラマブル・プラガブル・レシーバーができること以上に成長すると予測しますか？"という質問だと思います。トランシーバーはごめんなさい。

ジェフ

答えは「ああ、今そこにいてほしい」です。私が80年代にキャリアをスタートさせたとき、ある人たちと一緒に仕事をしたのですが、その人たちは、「バックプレーンの銅線はもう古い」と話していました。数年後には光バックプレーンや光インターコネクトに移行するんだ」と話していました（これは80年代の話ですが）。もちろん、そのどれもが実現されていません。

しかし、信号の高速化が進むにつれ、チップからパッケージへ、パッケージからPCBへ、そしてコネクタへと、より効果的にこれらのものを取り込むことが望まれており、その動きがあるのは確かです。

そして、その究極の方法は、ある時点でフォトニクスにならざるを得なくなります。それには2つのレベルがあります。一つは、チップを銅で接続してパッケージ内の光学エンジンに接続し、パッケージに光学系を組み込む方法です。もうひとつは、光エンジンをシリコンに組み込む方法です。この場合、ダイの上にレーザーがあり、そのレーザーが外に出て、さらに外に出ていくことになります。私はそのことについてよく知らないのですが、それが本当ならいいのですが...すぐに実現するとは思っていません。

スティーブン

チップレット技術にとって、これはまたとないチャンスだと思うんです。シリコンフォトニクスなどは、FPGAのフレキシブルロジックが求めるものとは全く異なる製造プロセスを必要とすることが多いので、UCIeのようなものが私を興奮させる理由です。

シリコンフォトニクスではよくあることですが、チップレット技術では、さまざまなプロセスや潜在的に非シリコンベースの半導体を選ぶことができます（それが理にかなっていれば）。しかし、私はジェフの意見に同意します。Jeffの顧客には、今日、最速のスピードとフィードを求める人がいると思いますが、そのためには光学系、特にチップ外の光学系が必要です。

シェップ

でも...フォトニクスにはフォトニクスの良さがありますし、そうやって未来を見据えるのであれば、フォトニクスは確かに必要な場所なのです。私自身は、アナログはもういいやと手を上げる前に、過去数十年にわたるSerDes技術の膨大な、本当に膨大な進歩を収穫できる時代に来ていると感じています。現時点では、PAM4シグナリングを導入したところです。そして...私たちは、道の終わりが見えていることを知っています。

しかし、電力を削減し、複雑さを軽減し、gen5 PCIe や CXL などに不可欠なサブシステムを、より簡単に動作させ、その基板を搭載するために 1 万ドルの FPGA を必要としない手頃な価格にする機会は非常にたくさんあります。また、今日の32ギガのSerDesをコスト削減し、より安価なFPGAに搭載することで、現在のソリューションに近い、より低消費電力で低コストなソリューションを実現する機会も市場にあると思います。

ニコレット

よし、この質問を受け止めよう。"裸のFPGAを特定の問題を解決するものに変えるには、どのようなスキルが必要なのでしょうか？FPGAのデプロイメントをより成功させるために、どうすればあなたの技術を活用できますか？だから、私は...スティーブン、あなたはこれを取ることができるかもしれませんか？ここでパートナーシップについて少し話すことができると思います、良い機会かもしれませんね。

スティーブン

そうですね、いくつか異なる点があると思います。まず、このウェビナーを聞いている人は、「FPGAで遊んでみたい」「FPGAに触れてみたい」と思っていることでしょう。FPGAの扱い方を学ぶためのツールや学術的なプラットフォームが、驚くほど発展していることをお伝えしておきます。

そして今、FPGAの流れをオープンソースでベンダーに依存しないものにしようという大きな動きがあります。ググれば、それを可能にする素晴らしいプログラムがいくつかあります。また、素晴らしいオンライン学習もあります。もしあなたが学びたいのであれば、ギークの二乗になりたいのであれば、本当に良いものがありますから、それを掘り起こして遊び始める価値はありますよ。安いボードを買ってきて、ノートパソコンやデスクトップにつなげばいいんです。YouTubeのビデオや無料の講座で、すぐにこれらのものを使って遊ぶことができますし、それは本当に良いスタート地点です。

FPGAを導入してビジネス上の特定の問題を解決することに関心がある場合、自分でやるのは嫌だという人は、シェップや私のように、エンジニアがFPGA言語を話す必要がないように、抽象度を上げるソフトウェアを提供しているところに頼めばいいのです。低レベルのFPGA言語とはVerilogやVHDL、SystemVerilogのようなもので、これらはコンピュータ・プログラミング・コードですが、C言語やPythonではありません。C言語でもPythonでもない、もっと低レベルなものです。

私たちの会社には、これらの言語を扱う経験豊富なチームがありますが、それ以上に重要なのは、これらの言語を扱うことです。アーキテクトの視点から、このようなものがどのように構築されるのかを理解することです。

FPGAは、電源を入れたばかりの頃は、まるで建築現場のようなものだといつも思っているんです。材木やセメントなど、あらゆる資源がありますよね。そしてジェフは...

ジェフ

私の配管パイプを忘れないでください！

スティーブン

...ジェフの会社がそれをすべて提供する。それで、あなたは...私の会社は建築現場に行って、「さて、材料が大量にあるんだけど。今日は何を作ろうか？そうでしょう？私は自分のことを会社の設計者だと思っています。だから、私は入社して、資源を調べ、顧客が何を望んでいるかを見て、「よし、彼らは超高層ビルを望んでいる。なるほど。それで、このような形でスタートすることになります。

そして、このブロックが必要だということを、高いレベルでやってしまう。このブロックが必要なんだ。そして、チームは建設チームのような存在になるのです。そのチームには、専門家がいます。電気技師、配管工、足場工に相当する人たちがいるわけです。

そして、一緒にこれを作り始めるのです。そして最後には、実際にFPGAの敷地内にビルを建てています。この例えは本当にうまくいかなくて申し訳ないのですが、（笑）そんな風に考えています。つまり、複数のスキルが必要なんですね。建築家も必要ですし、建設作業員やプログラム・マネージャー、電気技師や配管工も必要です。

そして、多くの場合、これらの人々は、何年もの経験を積んだ大学院生レベルなのです。そして、それを容易にするために、さまざまなツールを使っています。そして最終的に、デプロイメントを容易にする方法は、抽象度を上げてAPIを提供することです。それがShepのAPIであれ、当社のAPIであれ、IntelのoneAPIのような標準ベースのAPIであれ、顧客の生活を容易にするものだからです。

ブライアン

さて、先日のお話の時に、Arkville 、データムーバーとしてのお話がありましたね。データムーバーとDMAエンジンの違いを説明してもらえますか？

シェップ

もちろん、そのような質問はよく受けます。DMAエンジンのルーツは、コンピュータ上でデータコピーを行う実際のハードウェアにあります。初期のコンピュータ・アーキテクチャにさかのぼると、一握りのカウンタ、ソースアドレス、ターゲットアドレス...ソフトウェアがカウントしてデータをある場所から別の場所に移動させるのです。これが、ほとんどのハードウェア、ソフトウェア、システムエンジニアが考えるDMAエンジンの概要です。

しかし、FPGAからホスト・メモリ、あるいはその逆といったデータ移動のソリューションとしてのArkville 、メモリ・バッファの低レベル移動だけでなく、明らかにFPGA上のメモリやホスト内のメモリは抽象的で、ストリームかもしれないし、メッセージかもしれないのですが、それを含んでいます。DMAのようなシンプルなインターフェイスを実現したい：「ソースはここ、デスティネーションはここ、カウントしてゴー！」。でも、もっと高いレベルで。

ハードウェア・エンジニアにとっては、モジュールにデータを出し入れするための業界標準のAPIを意味します。ソフトウェア側では、メモリへの標準的な仮想ポインタを意味し、メモリを生成したり、消費したりすることができます。

FPGAでデータを生成し、ホストでそれを消費する、あるいはその逆の2つのアクションの間には何があるのでしょうか。私たちの顧客は、そこで何が行われているかを気にしていないとは言いませんが、彼らはそれをやってほしいと思っています。しかし、彼らはそれを望んでいるのです。彼らは、モーションがどのように振り付けられ、どのように進行していくかというビジネスを求めています。スループット、レイテンシー、そしてもうひとつのプラットフォームとしての価値という意味で、パフォーマンスも必要なのです。データモーションのプラットフォームが提供されることで、彼らはアプリケーションに専念することができるのです。

もちろん、ニーズが特殊で、私たちが提供するパターンが適切でない場合は、先ほどスティーブンが言ったように、「FPGAなんだから、必要なことは何でもやればいい。

私たちは、ハードウェア側のAXIインターフェイスや、Linux Foundationの標準ソフトウェアAPIであるDPDKなど、世の中にある一連の標準を利用して成功しました。Atomic Rulesから購入したり、BittWare/Molexからボードを購入することができ、それが私たちのために機能しています。

ニコレット

それでは、残り4分となりましたので、最後にもう1つだけ触れておきたいと思います。もし、まだご質問をいただいていない方がいらっしゃいましたら、ご心配なく。BittWare 、ご質問をお預かりして、イベント終了後に対応させていただきます。

FPGAベースのソリューションの採用には、オープンソースとオープンスタンダードが重要です。そこで、超重要な規格があれば、スティーブン、これを担当できないか？

スティーブン

確かに、そうですね。計算ストレージの分野では、NVMe（NVM Express）でコマンドセットと呼ばれるものを標準化しています。このコマンドセットは、おそらくほとんどの方が聞いたことがあり、今使っているラップトップ・コンピュータのほとんどに搭載されていると思いますが、ストレージだけでなく計算も扱えます。つまり、計算タスクをFPGAにプッシュできるAPIが必要な場合、この非常にオープンな規格を活用することができるようになるのです。

その利点はNVMeドライブはすでに存在しているのです。現在出荷されているすべてのサーバー、すべてのデスクトップがNVMeをサポートしていることは承知しています。

また、もはやEideticomだけでなく、このNVMeコンピューテーショナル・ストレージの分野で活躍するすべての人が参加するエコシステムを構築することができます。NVMeコンピューテーショナル・ストレージの分野で活躍する人なら誰でも参加できるのです。競争が生まれるということは、必ずしも素晴らしいことではありませんが、私は素晴らしいことだと思っています。さらに重要なのは、エコシステムが形成され、エコシステムが採用を促進することです。採用されれば価格が下がり、採用が増えるという好循環が生まれます。

ですから、私はオープンソースとオープンスタンダードを大いに信じています。私たちは、Linuxカーネルのようなものや、SPDKのようなもので、先ほどシェップが言った（DPDK）のストレージに相当するようなもので、多くの作業を行っています。

そして、コミュニティ内でのコラボレーションは、本当に重要だと思います。どうすればもっと安全か？どうすればもっと安全になるのか、どうすればもっと効率的になるのか?

そしてまた、それがより良い採用につながると思うのです。そして、私はそれが好きです。

シェップ

スティーブンが言ったことはすべて素晴らしいのですが、さらに付け加えたいのは、コードが吟味され、信頼されるような形でコミュニティに還元することです。確かに、誰もプロプライエタリなソリューションを求めてはいませんから、どこかで利用できるものをGitHubにアップするのは面白いことです。

しかし、もっと価値のあるものは何かご存知でしょうか？それは、オープンソース化したコードがコミュニティ全体から信頼され、吟味されるように、Linux Foundationやその様々なグループからコードをレビューしてもらうことです。EideticomやAtomic Rulesが行っているこのプロセスは、業界大手が信頼できる輪に加わることで、オープンソース・コードの価値がより大きくなるため、すべてにおいて重要です。

ブライアン

さて、皆さん、そろそろ時間も終わりに近づいてきました。私たちは...ここに多くの素晴らしい質問があったことを望んでいます。皆さん、本日のライブチャットにご参加いただき、ありがとうございました。スポンサーのMouser Electronics、BittWare 、Molexの皆様、ありがとうございました。そして、参加してくれた素晴らしいパネリストに感謝します。

ニコレット

はい、本当にありがとうございました。

ブライアン

皆さん、素敵な一日をお過ごしください。