原子规则徽标

TK242

无损200G数据包捕获解决方案

Atomic Rules的TK242是一种比特流,为两个100GbE流提供无损数据包捕获--开箱即用,无需FPGA编程。TK242 IP可以在带有Intel® Agilex™ FPGA的BittWare卡上运行。从以太网到用户空间的主机存储器的PCIe Gen4 x16吞吐量超过200Gb/s,TK242提供了一个运行时可编程的200Gb/s RSS滤波器、6元组、64K条目流表和队列路由。所有的格式化工作--包括PCAP的生成--都是在硬件中完成的,将该功能从主机CPU中卸载出来。高性能的计时能力包括纳秒级分辨率的数据包头时间戳,用于将两个100GbE流融合成一个单一的时间同调的有序流。

200 Gb/s RSS过滤器
PCIe Gen4 x16

纳秒级 时间戳

无损捕获

特点

  • 两个100GbE数据流的无损数据包捕获
  • 具有时间顺序的纳秒级时间戳合并
  • 在硬件中生成多个PCAP文件
  • 异常低的主机CPU核心负担
  • 开源的C语言主机实例设计让你快速入门
TeraBox 1401B 1402B 服务器

BittWare提供TeraBox集成服务器,是构建高密度采集解决方案的完美选择

数据表和产品细节

详细功能列表

总的来说

  • 无损的、与协议无关的、同时摄取两个100G 100GBASE-CR4的信号源
  • 两个入口端口的纳秒级分辨率数据包头时间戳
  • 在线,在飞行过程中把两个端口融合成一个单一的时间单调的有序流
  • 运行时可编程的200Gb/s RSS过滤器,6元组,64K条目流表,队列路由
  • 在硬件中在线生成多个平行的PCAP格式的字节流。
  • 从以太网到用户空间主机内存的PCIe Gen4 x16持续吞吐量超过200 Gb/s
  • 异常低的主机CPU利用率--所有的格式化,包括PCAP生成,都在硬件中进行

两个100GbE输入

  • QSFP-DD提供两个100G CAUI-4 Rx
  • 两个并行输入通道中的每一个都有:
    • 100GbE PHY/PCS/MAC与RX头的时间戳
    • 原子规则 MTAU第二层预过滤器
    • 丰富的每端口Rx统计数据
    • TimeServo系统定时器
    • 纳秒级分辨率时间
    • 两个数据流的时间排序数据包合并
    • 单个200Gbps/300Mpps输出流

RSS和分发

  • 线路速率 200 Gbps / 300 Mpps RSS 6-tuple hashing
    • 可用软件编程的多项式
    • 默认的微软托普利茨权重
  • 64K条目流量重定向表
    • 每个条目标识一个独特的PCAP流向,或标识一个要丢弃的流量
    • 使用案例包括:
      • 将允许的所有内容发送到单一的PCAP流程中
      • RSS在多个PCAP流中传播允许进入的数据包
      • 只转发特定的匹配信息给主机进行合法拦截
  • 多个平行H/W PCAP发生器(P2PCAP)。
    • 增加了纳秒级的每包头信息
    • 每个都支持完整的200Gbps/300Mpps流量

使用案例

有许多方法可以利用TK242来实现你自己的解决方案。下面是其中的几个:

按原样使用:一个开箱即用、即插即用的数据包捕获解决方案。

添加FPGA板,主机,插入,并使用Atomic Rules提供的例子设计捕获数据包。该设计仅限于所展示的内容。

将你的主机应用代码指向内存中充满PCAP格式字节流的hugepages。

这个例子的设计是你的起点。在数据包捕获之前、期间和之后添加其他功能。大多数功能是通过DPDK.org的标准API编程的。

修改示例设计以提供其他功能。

例如,每个P2PCAP流可以成为它自己的libpcap流,为它自己的主机核心提供服务。

原子规则徽标

关于公司

为网络和时间质量提供FPGA IP组件和解决方案。IP产品包括Arkville数据转换器,用于主机存储器和FPGA结构逻辑之间的高吞吐量、低延迟的通信。

对价格或更多信息感兴趣?

我们的技术销售团队随时准备提供可用性和配置信息,或回答您的技术问题。