IA-420f PCIe Accelerator with Intel Agilex FPGA
IA-420F 簡介：由英特爾 Agilex 提供支援的強大薄型 FPGA 卡 利用 Agilex 的強大功能 全新英特爾 Agilex FPGA 更多
TK242
Packet Capture and Replay Solution
TK242 from Atomic Rules is a bitstream that provides lossless packet capture for up to four 100GbE streams – out-of-the-box with no FPGA programming required. The TK242 IP runs on BittWare cards with Altera® Agilex™ FPGAs. Sustaining PCIe Gen5 x16 throughput over 400 Gb/s from Ethernet to user space host memory, TK242 provides a runtime programmable 400 Gb/s RSS filter, 6-tuple, 64K entry flow-table and queue routing. All formatting – including PCAP generation – is done in hardware, offloading that function from the host CPU. High-performance timing capability includes nanosecond-resolution packet head timestamping for fusing up to four 100GbE streams into a single time-monotonic ordered stream.
Up to
400 Gb/s RSS Filter
PCIe Gen5 x16
納秒 時間 戳
無損捕獲
特徵
- Lossless packet capture of up to four 100 GbE streams
- 具有時間順序合併的納秒時間戳
- 在硬體中生成多個 PCAP 檔
- 極低的主機 CPU 內核負擔
- 開源 C 主機範例設計讓您快速入門
BittWare提供TeraBox集成伺服器，非常適合構建高密度捕獲解決方案
數據表和產品詳細資訊
Detailed Feature List
整體
- Lossless, protocol-agnostic, simultaneous ingest of up to four 100G 100GBASE-CR4 sources
- 兩個入口埠上的納秒級解析度數據包頭時間戳
- 將兩個埠在線、動態融合成單個時間單調有序流
- 運行時可程式設計 200 Gb/s RSS 濾波器、6 元組、64K 入口流表、佇列路由
- 在硬體中在線、動態生成多個並行PCAP格式位元組流
- PCIe Gen5 x16 sustained throughput up to 400 Gb/s from Ethernet to user space host memory
- 極低的主機 CPU 利用率 – 硬體中的所有格式，包括 PCAP 生成
Up to Four 100 GbE Inputs
- Each QSFP-DD provides two 100G CAUI-4 Rx
- 兩個並行輸入通道中的每一個都具有：
- 100 GbE PHY/PCS/MAC，帶接收頭時間戳
- 原子規則 MTAU 第 2 層預篩檢程式
- 豐富的每埠接收統計資訊
- 時間伺服系統定時器
- 納秒級解決時間
- 兩個流的時間順序數據包合併
- 單個 200 Gbps / 300 Mpps 輸出流
RSS 和分發
- 線速 200 Gbps / 300 Mpps RSS 6 元組哈希
- 軟體可程式設計多項式
- 默認微軟托普利茨權重
- 64K 入口流重定向表
- 每個條目標識唯一的PCAP流方向或標識要丟棄的流
- 用例包括：
- 將允許的所有內容發送到單個 PCAP 流
- RSS 傳播允許在多個 PCAP 流之間傳入數據包
- 僅將特定匹配項轉發到主機以進行合法攔截
- 多個並聯硬體 PCAP 發生器 （P2PCAP）
- 添加了納秒級的每數據包標頭
- 每個都支援完整的 200 Gbps / 300 Mpps 流量
使用案例
有許多方法可以將 TK242 用於您自己的解決方案。以下是其中的一些：
按原樣使用：開箱即用的隨插即用數據包捕獲解決方案。
使用原子規則提供的範例設計添加 FPGA 板、主機、插入和捕獲數據包。設計僅限於所演示的內容。
將主機應用程式代碼指向填充有PCAP格式位元組流的記憶體中的巨大頁面。
示例設計是您的起點。在數據包捕獲之前、期間和之後添加其他功能。大多數功能都是通過 DPDK.org 標準 API 程式設計的。
修改範例設計以提供其他功能。
例如，每個P2PCAP流都可以成為自己的libpcap流，為其自己的主機核心提供資訊。
TK242 Design Variants
FPGA Card | IA-420F | IA-440i | IA-780i | |||
Variant | 10G x2 | 100G x2 | 100G x2 | 200G x1 | 100G x2 | 100G x4 |
QSFP-DD Signaling | 10G NRZ on lanes 1 and 2 of the 8 lanes | 100GBASE-CR4 x2 on a single QSFP-DD | 100GBASE-CR4 x2 on a single QSFP-DD | 200BASE-CR4 as 4 lanes of 56G PAM4 | 100GBASE-CR4 x2 on a single QSFP-DD | 100GBASE-CR4 x2 on each of 2 QSFP-DDs |
PCIe | Gen4 x16 | Gen 5 x16 | ||||
RSS | 是的 | 不 | ||||
P2PCAP Engines | 4 | 8 | 4 | |||
Paced | 是的 | 不 | ||||
關於公司
用於網路和時間品質的FPGA IP元件和解決方案供應商。IP 產品包括用於主機記憶體和 FPGA 結構邏輯之間高輸送量、低延遲通信的 Arkville 數據行動器。
對定價或更多資訊感興趣？
我們的技術銷售團隊隨時準備提供可用性和配置資訊，或回答您的技術問題。
