Atomic Rules的UDP卸载引擎IP核
返回至 IP 与解决方案 用于 10/25/50/100GbE 原子规则的 UDP 卸载引擎 UOE IP 核 UDP 卸载引擎 (UOE) 是一种 UDP FPGA IP。
过时产品通知:
该产品已过期,无法再购买。请联系 BittWare以获取推荐的更新产品。
高性能计算(HPC)和网络/包处理应用需要高功率处理和低延迟的I/O。BittWare的串行扩展机箱提供了这两点,具有高达4.6 Terabits/sec的I/O和多达8个大型FPGA的处理能力。它是一个可扩展的、高性能的FPGA平台,是一个交钥匙的解决方案,经过测试和配置,可以让你开始开发你的应用。将多个TeraBox X5000TT扩展机箱连接到服务器上,如BittWare的TeraBox 4000S,你可以有几十个FPGA连接到同一个主机上。
TeraBox X500TT最多支持8块BittWare PCIe板。从各种基于UltraScale+或Stratix 10 FPGA的板卡中选择。系统规格会有很大的不同,这取决于你选择的FPGA板。例如,使用8块BittWare XUP-P3R PCIe板,每块板支持高达512Gbytes的DDR4,机箱可以支持多达4TB的内存,内存带宽为4.9 Terabits/sec。使用四块Stratix 10板,每个机箱支持1680万个逻辑元素。
BittWare为TeraBox X5000TT系统中的PCIe板提供完整的开发支持。使用BittWare的BittWorks II Toolkit - 一组库和应用程序,提供完整的硬件和FPGA接口 - 与BittWare的FPGA实例一起用于传统的HDL FPGA开发。或者使用SDAccel或OpenCL来实现类似于软件的高级FPGA开发流程。
选择TeraBox FPGA服务器意味着您将得到一个预先配置和测试的解决方案。这包括设置和安装您的FPGA卡和相关硬件,您选择的操作系统和开发工具。您的TeraBox到货后即可使用,使您的团队有更多时间进行开发和部署。
TeraBox X5000TT支持BittWare的许多基于Achronix、Intel或Xilinx FPGA的PCIe卡。下表列出了其中一些卡的规格*:
FPGA | 服务器中的卡片 | 记忆 | 输入/输出 | 处理 | |
S7t-VG6 | 速腾7t | 4 | 32组GDDR6(高达32GBytes)。 | 1.8 泰比特/秒 24x 100/50/40/25/10 GbE | 275万个6输入查找表(LUT)。 750 Mbits的嵌入式RAM |
520N-MX | Stratix 10 MX | 4 | 8组DDR4(最高可达1兆字节) 16组QDRII+(高达2.3Gbits)。 | 1太比特/秒 16x 100/50/40/25/10 GbE | 840万个系统逻辑元素 64GBytes HBM2 |
XUP-VV8 | UltraScale+ VU13P | 4 | 16组DDR4(高达2兆字节)。 32组QDRII+(高达9.2Gbits) | 2.3 Terabits/sec 32x 100/50/40/25/10 GbE | 1520万个系统逻辑单元 多达49.152个DSP片断 |
我们的技术销售团队随时准备提供可用性和配置信息,或回答您的技术问题。
"*"表示必填项目
返回至 IP 与解决方案 用于 10/25/50/100GbE 原子规则的 UDP 卸载引擎 UOE IP 核 UDP 卸载引擎 (UOE) 是一种 UDP FPGA IP。
通过我们在采用HBM2的520N-MX卡上的2D FFT演示来探索使用oneAPI。请务必在页面底部申请代码下载!
FPGA Server TeraBox 2102D 2U Server for FPGA Cards 传统产品注意事项:本产品为传统产品,不建议用于新设计。它