OpenCL

面向英特爾 ® FPGA 軟體開發

適用於支援英特爾 OpenCL SDK 的 Arria 10 和 Stratix 10 FPGA 卡的 BSP

概述

使用 OpenCL FPGA 開發非常適合對 FPGA 開發知之甚少或一無所知的團隊。對於需要比傳統 HDL 工作流程更快的周轉時間的任何團隊來說，這也是一種解決方案。BittWare FPGA卡上的OpenCL帶來了更大的開發人員池，以利用我們產品提供的高級硬體。

BittWare 提供一系列基於 Intel FPGA 的顯卡，採用 Arria 10 和 Stratix 10 設備，通過 BittWare 調優的板級支援包（BSP）支援英特爾 OpenCL SDK。

想知道您現有的基於 CPU 或 GPU 的應用程式是否會從 FPGA 加速中受益？我們可以執行基準測試來估計潛在的性能改進。請諮詢我們的應用程式優化服務以開始使用。

OpenCL 支援僅限於採用英特爾 Stratix 10 和 Arria 10 FPGA 的部分顯卡。對於最新一代FPGA（包括Agilex）上的高級工具流，我們提供 oneAPI（點擊此處訪問並了解支持的產品）。

刀具流程靈活性
用於基於軟體或硬體的開發

面向面向軟體的客戶的 OpenCL 支援
排氣，加快開發速度
適用於 FPGA 可執行文件、驅動程式和 API 的按鈕流程
將優化的 HDL IP 核作為庫添加到 OpenCL 設計中

什麼是OpenCL？

OpenCL 軟體語言

開放計算語言（OpenCL）標準是第一個開放、免版稅、統一的程式設計模型，用於加速異構系統上的演算法。OpenCL 軟體允許使用基於 C 的程式設計語言跨不同平臺開發代碼，例如中央處理器（CPU）、圖形處理單元（GPU）、數位信號處理器（DSP）和現場可程式設計門陣列（FPGA）。

OpenCL 行業標準使工程團隊能夠瞄準基於 FPGA 技術的產品，而無需達到硬體和固件工程師在 HDL 中程式設計所需的細節水準。現有的 CPU/GPU C 或 OpenCL 代碼可以使用英特爾 OpenCL 軟體開發套件重新編譯，並立即利用 FPGA 硬體資源。

在移植現有代碼或開發新演算法時，OpenCL 軟體符合新標準，以縮短基於 FPGA 的加速器產品的上市時間。

使用 OpenCL 進行 FPGA 程式設計

OpenCL 允許程式師通過在 OpenCL 代碼中自動執行硬體級優化來構建專用的 FPGA 加速器。FPGA 的關鍵特性和優勢在語法中抽象出來，程式師使用編譯器創建高度並行的應用程式。可重新配置的FPGA邏輯允許為硬體專用功能生成專用和優化的模組。

過去，FPGA 一直被用作整數算術加速器，Arria 10 FPGA 系列現在還具有更高的 FLOPS 和專用浮點資源（高達 1.5 TFLOPS），OpenCL 軟體無縫利用這些資源，使全新的應用範圍從 FPGA 中受益。

前幾代 FPGA 加速器受到其 IO 輸送量或記憶體頻寬的限制，OpenCL 軟體開發套件有助於平衡 FPGA 邏輯的高計算能力與 IO 的速度，通過 OpenCL 通道擴展實現高速內核到內核和內核到 IO 的數據傳輸。

通道功能與高度靈活的記憶體配置相結合，可以定製內部和板載記憶體，以滿足應用的需求，以不同於GPU的方式，提供了使BittWare FPGA加速器成為客戶基礎設施中優化的流計算節點的平臺。

OpenCL 軟體開發工具套件支援：

數以千計的並行內核執行
可配置的 FPGA 邏輯針對整數運算進行了優化
新的專用浮點 FPGA 資源（高達 1.5 TFLOPS）
可配置的本地和全域記憶體
內核到內核/內核到IO高頻寬通道
低功耗

英特爾工具流程

英特爾 OpenCL SDK 是面向軟體程式師的開發環境;FPGA 設計考慮因素被抽象出來，並由編譯器自動處理。該流程基於軟體中的調試和優化週期，其中FPGA編譯僅在大多數應用經過設計和優化的情況下執行有限的次數。

用於驗證功能的模擬器
針對 FPGA 架構優化 OpenCL — 超過 300 項優化
一個。提高並行度
b.確保管道
c. 使用 FPGA 硬體資源
d. ...
分析內核性能
編譯到 FPGA 硬體目標

面向 OpenCL 的英特爾 SDK 已投入完整生產，使程式師能夠遵循簡單的設計指南，並以最小的工作量將內核代碼平臺移植到平臺，從而獲得門級性能的 OpenCL 代碼。OpenCL SDK 是 FPGA 加速器解決方案生產和部署的最有效途徑。

HDL 與 OpenCL 性能比較

CERN公佈了一項研究結果，該研究比較了BittWare 385板上HDL和OpenCL程式設計的兩種演算法。

更快開發：2.5 個月對 2 周

容易開發：3，400 行與 250 行

類似性能：35 倍與 26-30 倍加速度

CERN指出，即使對於使用 OpenCL 的具有 HDL 能力的團隊來說，其優勢也不在於較小的代碼庫更容易更新。兩種方法的FPGA邏輯/DSP資源使用率也相當。

資料來源：麻省理工學院HL-LHC研討會的重建、觸發和機器學習“FPGA作為重建的協處理器”幻燈片19。

板級支援包

什麼是BSP？

BittWare在基於FPGA的硬體和演算法加速方面的專業知識集中在OpenCL板級支援包中。板載資源和FPGA低級資源由BSP自動利用，使程式師能夠專注於演算法，而不是其在FPGA中的物理實現。

BittWare BSP產品是根據特定需求量身定製的。對於計算密集型應用，HPC BSP 可最大限度地提高 FPGA 的資源利用率。對於數據流加速，支援網路流的MAC BSP提供直接到FPGA結構的數據流，以進行流內位操作。

英特爾的OpenCL SDK與BittWare的BSP相結合，可以使用新推出的OpenCL通道功能。通道是一種 OpenCL 構造，允許內核到內核或 IO 到內核的高頻寬數據傳輸。這些 OpenCL 通道可以利用高頻寬 FPGA 結構本地記憶體頻寬。

完全整合的解決方案

支援BittWare OpenCL的FPGA加速器可作為完全集成和生產就緒的解決方案提供。BSP 可以從開發和運行時系統上的單個安裝程式安裝和部署。BittWare還提供BSP調試套件，其中包括Intel Quartus-II / OpenCL SDK許可證，供需要它們的客戶使用。

BittWare OpenCL BSP還包括幾個功能，以促進生產系統部署：

主機板健康狀態（功耗和溫度）
英特爾 PCIe 硬 IP 內核（跨行業標準系統測試）
快閃記憶體恢復機制

我們還提供預安裝的、即用型集成伺服器，包括所有軟體和硬體部件。

高性能計算 BSP

高性能計算BSP或HPC BSP為使用者提供了大量的FPGA資源。

使用 OpenCL SDK 功能，通過複製優化的 OpenCL 內核代碼的多個並行實例，最大限度地提高 FPGA 結構利用率。

高頻寬內核到內核通道支援

典型應用：	資源使用方式：
加密壓縮等。	PCIe 主機介面板載全域記憶體緩衝區

定製 BSP

BittWare還可以根據您的特定需求開發定製的板級支援包。BittWare FPGA加速器支持多種I/O協定。我們的 FPGA 加速專家團隊可以與您的組織合作開發定製的電路板支援包。

加速器指標

與OpenCL相容的BittWare FPGA加速器基於三個FPGA系列：Stratix 10，Arria 10和Stratix V。在選擇適合其系統要求的 FPGA 加速器時，客戶必須首先查看其演算法的頂層 FPGA 資源要求和 FPGA 加速器功能。

BittWare提供多種FPGA加速器和板級支援包來滿足這些需求。以下部分描述了BittWare BSP IP產品。

度量	385	395	385A	510T	520N （L型瓷磚）（**）	520N （H 型瓷磚）（**）	520N-MX（H型瓷磚）
主機到全域記憶體頻寬	8 通道 PCIe 2.0	8 通道 PCIe 2.0	8 通道PCIe 3.0	16 通道 PCIe 3.0（2x 8 通道）	16 通道 PCIe 3.0 （*）	16 通道 PCIe 3.0 （*）	16 通道 PCIe 3.0 （*）
全域記憶體深度	2x 4GB	4 個 8GB （*）	高達 2 個 4GB	最多 4 個 4GB （*）	4 個 8 國標	4 個 8 國標	乙肝2 （*）
IO 通道	網路： 2x 10GbE MAC （MAC BSP）	網路： 4x 10GbE MAC （MAC BSP）	板對板：2 個 40Gbps 串行鏈路或網路：2 個 10 GbE MAC （MAC BSP）	板對板：2 個 40Gbps 串行鏈路	板對板：4 個 40Gbps 串行鏈路	板對板：4 個 100Gbps 串行鏈路	板對板：4 個 100Gbps 串行鏈路（通過 QSFP28）