網路研討會註冊：採用 FPGA 的英特爾 oneAPI HPC
BittWare 點播網路研討會使用英特爾 oneAPI 通過 FPGA 實現高性能計算加速 加入 BittWare 和英特爾®，重點關注 oneAPI™™
® 英特爾 oneAPI™
高級 FPGA 開發
功能表
oneAPI 適合您嗎？
您可能已經知道 oneAPI™ 是一種更快、更簡單的硬體加速器開發方法，尤其是在 Altera FPGA 上。但是，並非每個應用程式都適用，並且通常需要一些初始開發才能建立基線性能。
那麼，從哪裡開始呢？
您的應用程式能否從 oneAPI™ 中受益？
盯著我們的企業級加速卡是一個很好的選擇。下面顯示了我們支援 oneAPI 的卡片，以及説明您入門的詳細資訊。
想了解有關 oneAPI 的更多詳細資訊嗎？跳轉到我們的“關於 oneAPI 的更多資訊”部分。
準備好獲取硬體或有疑問了嗎？跳轉到我們的購買地點和聯繫方式部分。
高性能高級工具的歷史
憑藉 數十 年提供高級 FPGA 工具的經驗，我們從一開始就知道客戶需要什麼：快速評估設計中的 F-max 等關鍵性能指標。這就是為什麼我們的標準加速器支援包 （ASP） 針對高性能計算進行了優化。選擇支援oneAPI的BittWare加速卡作為起點的一些主要好處。
- 優先瞭解 F-Max 等關鍵性能指標。
- 避免從較大的矽資源佔用量開始;通過自訂僅添加所需的功能。
- 你從可部署的企業級硬體開始，在進行部署時無需更改這些硬體。
使用 oneAPI 的 2D FFT 演示
在這個面向軟體的工具流中開發更快 + 重用代碼
通過我們的 2D FFT 演示探索使用 oneAPI，而不是採用 HBM2 的 520N-MX 卡。請務必在頁面底部請求代碼下載！
我們推薦的 oneAPI 開發卡
我們推薦這些卡用於 oneAPI，因為我們有最新的工具支援，ASP（以 HPC 為重點），並且每個卡都有一個高性能的 Altera FPGA。
其他BittWare卡會起作用嗎？
我們採用 Altera Agilex 器件的加速卡都是 oneAPI 支援 的候選 者，但是，如果不選擇推薦的卡，構建 ASP 以評估性能將是一個重要的開發專案。
因此，我們建議您從這些具有 HPC 優化 ASP 的卡開始。我們可以討論其他用於批量部署的平臺。
即將推出：Agilex™ M 系列
需要 HBM2 記憶體的強大功能來應用您的 oneAPI 應用嗎？我們的 IA-860m 將被添加到我們推薦的 oneAPI 開發卡中。 準備好后，請與我們聯繫以獲取更新。
加速器支援套件 （ASP）
在 oneAPI 術語中，ASP（以前稱為板級支援包或 BSP）是橋接 SYCL 代碼和卡硬體的內環。它使功能成為可能，定義了 oneAPI 在晶片上的物理位置（平面圖），並且實際上是特定加速器範圍內性能潛力的決定性元素。
您知道嗎？
性能特定於 ASP
The Accelerator Support Package (ASP) plays a big role in performance.
ASP（電路板供應商的特定 oneAPI 實現）定義了 oneAPI 代碼在晶片和卡級別如何與硬體資源交互。有許多變數可能導致性能降低或提高、矽資源使用量增加或減少，以及可用的 I/O 功能。
在選擇合適的 FPGA 時，考慮您的電路板供應商非常重要。這就是為什麼BittWare專注於高性能的oneAPI ASP開發作為基準--只根據需要添加功能。從性能較低（儘管可能具有更多功能）開始，ASP 可能會導致不太理想的結果，這可能會掩蓋 oneAPI 的實際性能。
BittWare ASP公司
專為定製而設計
客戶可以根據需要自定義更多功能。
如果您需要的功能比我們的 ASP 提供的更多，那麼您已經在使用具有可啟用的附加 I/O 的企業級硬體。可以使用 oneAPI 啟用這些資源，可以與您自己的團隊一起完成，或者 與我們討論 更多自定義選項。
需要 ASP 定製？
聯繫我們 以獲取報價或建議，以獲得滿足您專案需求的定製 ASP。
這些術語有什麼關係？
OFS、FIM、AFU 和 ASP
相關術語：OFS、FIM、AFU ASP 如何協同工作
您可能聽說過更多與 oneAPI 相關的術語，即開放式 FPGA 堆棧 （OFS） 和 FPGA 介面管理員 （FIM）、加速器功能單元 （AFU）。這些與加速器支援包 （ASP） 有何關係？為什麼您有時會看到對主板支援包 （BSP） 的引用？
OFS 是最高階的元件，但重要的是不要將 oneAPI 視為包含 OFS 提供的所有元件。這種實施既不節省資源，而且難以維持。最好將 OFS 視為一個廣泛的功能庫，而特定的 oneAPI 實現則提供其中的子集。
這就是為什麼在比較各種“支援 OFS”板時，這併不能為您提供有關實現哪些功能、性能或資源使用方式的太多資訊。您必須進一步深入研究 ASP（以前稱為 BSP）是如何實現的。
下一個「降級」由FIM（FPGA介面管理器）組成。這定義了硬體功能的特定介面，包括 FPGA 本身和 oneAPI 軟體上的介面。您可以將 FIM 視為基於 OFS 的 shell。如果您有 RTL 程式設計資源，則可以在 FIM 中添加/刪除功能。
在 FIM 的「內部」工作的是 AFU，即提供加速的實際演算法或處理單元。你可以把它看作是你的使用者應用程式空間，使用軟體工具進行開發，但硬體實例化的優勢。
最後，ASP 彙集了這些元件：硬體介面以及它們如何與 oneAPI 代碼以及用於開發的 Quartus 等主機軟體工具進行交互。您將看到對 BSP（板級支援包）和 oneAPI 的引用;這是 ASP 的類似術語。將 ASP 視為將 FIM（及其使用者應用程式 AFU 區域）轉換為 oneAPI 目標的元件。
摘要：入門
下一步是什麼？從開發到部署的典型流程是什麼？
評價
選擇具有優質 ASP 的正確卡。
並非所有您看到的帶有「oneAPI」廣告的卡片都適合評估。我們選擇在具有 Altera F 系列、I 系列以及即將推出的 M 系列 Agilex FPGA 的卡上實現我們的 ASP。查看我們 推薦的加速器板 清單，並準備好討論最適合您的加速器板。
獲取基礎知識。
有了硬體，您將使用 Altera Quartus 設計軟體（單獨出售）和 oneAPI 工具。通過BittWare，我們有我們的開發者網站來指導你，作為你購買加速器板的一部分。
發展
使用 oneAPI 加快開發速度。
如果您習慣於原生 RTL 開發，那麼 oneAPI 將是一個受歡迎的改進，因為完整編譯運行減少了。借助測試台模擬和報告，這些步驟可在幾秒鐘/幾分鐘內完成。繼續進行完整編譯，您可以使用 Vtune 進一步完善您的專案。
部署
如果你從BittWare加速器開始，這是個好消息。
通過從BittWare加速器開始，你的部署可以在你在開發中使用的同一張卡上！根據您的需求 與我們討論 數量要求。
了解有關 oneAPI™ 的更多資訊
什麼是 oneAPI？
oneAPI 是一種跨行業、開放、基於標準的統一程式設計模型，可在加速器架構中提供通用的開發人員體驗，從而實現更快的應用程式性能、更高的生產力和更大的創新。oneAPI 行業倡議鼓勵在整個生態系統中就 oneAPI 規範和相容的 oneAPI 實現進行協作。
圖書館
oneAPI 為計算和數據密集型域提供庫。它們包括深度學習、科學計算、視頻分析和媒體處理。
硬體抽象層
低級硬體介面定義了一組功能和服務，允許語言運行時利用硬體加速器。
規範
oneAPI 規範擴展了現有的開發人員程式設計模型，通過語言、一組庫 API 和低級硬體介面支援跨架構程式設計，從而實現多樣化的硬體集。為了提高相容性並支持開發人員的生產力和創新，oneAPI 規範建立在行業標準之上，並提供開放的跨平臺開發人員堆棧。
程式設計挑戰
適用於多種架構
在當今的 HPC 環境中，有幾種硬體架構可用於運行工作負載 - CPU、GPU、FPGA 和專用加速器。沒有一種體系結構最適合每個工作負荷，因此混合使用體系結構可以在大多數方案中獲得最佳性能。但是，這種架構多樣性帶來了一些挑戰：
每個體繫結構都需要單獨的程式設計模型和工具鏈：
- 所需的培訓和許可 – 編譯器、IDE、調試器、分析/監控工具、部署工具 – 每個體系結構
- 調試、監控和維護跨架構原始程式碼具有挑戰性
- 跨專有IP和架構難以集成，無需代碼重用
軟體開發的複雜性限制了架構選擇的自由度。
- 需要對技術專長進行孤立的投資，以克服進入壁壘
一個API如何提供説明
OneAPI 提供了一個 統一的程式設計模型 ，可簡化跨不同架構的開發。借助 oneAPI 程式設計模型，開發人員可以針對具有相同語言和庫的不同硬體平臺，並可以使用同一組調試和性能分析工具在不同平臺上開發和優化代碼 - 例如，通過 Vtune 分析器獲取其主機和加速器的運行時數據。
跨平臺和硬體架構使用相同的語言使原始程式碼更易於重用;即使將代碼移動到不同的硬體體系結構時仍需要特定於平臺的優化，也不再需要代碼轉換。使用通用語言和工具集可以更快地培訓新開發人員，加快調試速度並提高工作效率。
- 通過模擬和報告進行性能調優和時序收斂
- 通過 VTune™ 探查器進行運行時分析
- 通過內置語言功能實現的複雜硬體模式： 宏、 雜註、 標頭
- 跨體系結構和供應商的代碼重用
- 與現有的高性能語言相容
- 利用熟悉的順序程式設計語言：縮短 啟動 和 調試 時間
- IDE 集成： Eclipse、 VS、 VS Code
數據並行C++
基於標準的跨架構語言
oneAPI 語言是數據並行C++，這是一種高級語言，專為並行程式設計效率而設計，基於 C++ 語言以實現廣泛的相容性。DPC++不是一種專有語言;它的發展是由開放的跨行業倡議推動的。
跨 CPU 和加速器提供不折不扣的並行程式設計效率和性能的語言：
- 允許跨硬體目標重用代碼，同時允許針對特定加速器進行自定義調整
- 單一架構專有語言的開放、跨行業替代方案
基於C++：
- 使用常見且熟悉的 C 和 C++ 結構提供 C++ 生產力優勢
- 整合 Khronos 集團的 SYCL*，以支援數據並行性和異構程式設計
推動語言增強的社區專案：
- 簡化數據並行程式設計的擴展
- 開放合作發展，持續發展
適用於 oneAPI 的 FPGA 開發流程
編譯 FPGA 代碼 時 一個 主要 問題 是 編譯 時間 – 將 DPC++ 代碼轉換為 實現 該 代碼 指定 的 硬體 架構 的 時序 封閉 FPGA 設計 所需 的 後端 編譯 過程 可能需要 數 小時 才能 完成。因此，FPGA 開發流程經過定製，可最大限度地減少完整的編譯運行。
- 第一步是 功能驗證，使用測試台檢查代碼的正確性。這是使用開發平臺上的模擬實現的 - 其中針對 FPGA 的代碼在 CPU 上編譯和執行。當發現錯誤並需要修復時，這允許更快的周轉時間。標準 CPU 除錯器（如英特爾 ® GDB 發行版）可用於此目的。
- 功能驗證完成後，將通過編譯器生成的報告執行 靜態性能分析 。報告包括識別設計中的記憶體、性能、數據流瓶頸所需的所有資訊，以及解決瓶頸的優化技術建議。它們還提供目標FPGA設計的面積和時序估計。
- 靜態分析的結果令人滿意后，將進行 完整的編譯 。編譯器可以根據請求將分析邏輯插入到生成的硬體中;分析邏輯為記憶體和管道訪問生成動態分析數據，Vtune 性能分析器稍後可以使用這些數據來識別無法以任何其他方式發現的數據模式相關瓶頸。
對定價或更多資訊感興趣？
我們的技術銷售團隊隨時準備提供可用性和配置資訊，或回答您的技術問題。
