剛玉
開源 100G 網卡 IP 核
使用開源剛玉IP核快速啟動您的智慧網卡專案！它擁有基於 FPGA 的網路加速的基本框架，可供您適應和擴展。使用者期望添加自己的自定義邏輯和主機軟體來構建SmartNIC，通過使用剛玉中的基礎網路數據包處理元素來節省時間。使用者應用程式區域允許更輕鬆地定位多種卡類型。
剛玉與其他開源 FPGA NIC 框架的不同之處在於分散/收集、PTP 和強大的主機 DMA 集成等功能。總體性能面向線路速率高達 100 Gb/s 的通用數據包處理應用。
IP內核面向配備AMD（前身為Xilinx）Virtex UltraScale+和Intel Agilex 7器件的BittWare FPGA卡。規格下列出了特定支援的卡。作為一個開源項目，客戶可以使用IP移植到其他BittWare卡。
開源 商業專案
細粒 交通管制
專為 定製
產品描述
特徵
- 基於 FPGA 的開源網卡
- PCIe Gen3 x16，多個 10G/25G/100G 乙太網埠
- 完全定製的DMA引擎;Linux驅動程式
- 細粒度流量控制
- 10，000+ 硬體佇列，可自定義的調度程式
- 自訂邏輯的應用程式塊
- 訪問網路流量、DMA 引擎、卡上 RAM、PTP 時間
- PTP 時間戳和時間同步
- 管理功能（韌體更新）
數據表和產品詳細資訊
應用
- 卸載特定於應用程式的處理
- 新型傳輸調度程序的數據路徑
- 用於性能測量的儀器剛玉
- 直接收發器接入允許物理層測量和開發新的線路協定
- 在更大的系統中使用核心邏輯作為數據包 DMA 引擎
詳細功能清單
細粒度交通控制
- 10，000+ 傳輸佇列
- 每個佇列都是軟體和硬體之間的獨立通道
- 在軟體中分類，在硬體中控制
- 細粒度、按流或按目的地控制
- 128 位/佇列 ->US+ 上的 2 個 URAM 中的 4096 個佇列
- 傳輸調度程式
- 確定要從哪個佇列進行傳輸
- 默認調度程序為迴圈
- 可用於實現流量整形、限速等。
開源
- 剛玉核心邏輯 100% 開源 Verilog
- 包括 10G/25G MAC、PCIe DMA、AXI、AXI 流等。
- 用於介面的設備硬IP – PCIe、100G MAC、serdes
- 類比使用開源工具
- Cocotb + Icarus Verilog/Verilator
- 適用於 AXI、乙太網和 PCIe 的 Cocotb 擴展
- 毒素 + CI 的 pytest
- 用於構建自動化的生成檔
埠和介面
- 支援多個上行鏈路的硬體
- 多個物理埠顯示為單個操作系統級介面
- 埠具有單獨的調度程式
- 通過更改調度程式設置跨埠遷移或條帶化流
傳統網卡：軟體中的分配
剛玉 NIC：硬體分配
模組化 DMA 引擎
- 介面和用戶端模組之間的 DMA 引擎拆分
- 介面連接到主機 – PCIe、AXI 等。
- 用戶端模組形成內部埠 – AXI 流、記憶體映射 AXI
- 連接到雙埠 RAM 介面的用戶端
- 支援具有相同核心邏輯的伺服器 （PCIe） 和 SoC （AXI）
剛玉
關於專案
剛玉是基於 FPGA 的開源 NIC 和網路內計算平臺。
對定價或更多資訊感興趣？
我們的技術銷售團隊隨時準備提供可用性和配置資訊，或回答您的技術問題。
