網路研討會：採用下一代英特爾敏捷 FPGA 的高性能計算 （HPC）
BittWare Webinar High Performance Computing with Next-Generation Intel® Agilex™ FPGAs Featuring an Example Application from Barcelona Supercomputing Center Now Available On Demand (Included is recorded
BittWare 合作夥伴IP核
斷續器
低延遲 RoCE v2，100Gbps
GROVF RDMA IP 核和主機驅動程式提供基於融合乙太網 （RoCE v2） 的 RDMA 系統實現以及與標準 Verbs API 的整合。RDMA IP 隨附參考設計，其中包括IP子系統本身、100G MAC IP子系統、DMA 子系統、主機驅動程式和軟體上的範例應用程式。系統驅動程式與OFED標準動詞API集成，並與眾所周知的RNIC卡和軟體相容。該IP核還以100 Gbps輸送量提供RoCE v2的低延遲 FPGA 實現。
主要特點
與 RNIC 和軟 RoCE v2 相容
100Gb/s throughput, 2µs latency
1023 以上 配置 RDMA 佇列對
特徵
- 硬體操作的 RC、XRC、RD、UC、UD 服務
- 傳入和傳出發送、RDMA 讀取、RDMA 寫入
- 在 FPGA 和 ECN 中實現的記憶體保護域
- 第三方 MAC 和 DMA IP
- 主機上的標準謂詞 API
- 使用謂詞 API 進行動態配置
- 硬體重新傳輸和重新排序
- 可定製的IP
通過基於 FPGA 的 SmartNIC 支援 RNIC 用例
框圖、數據表和產品詳細資訊
產品運營
該解決方案是通過融合乙太網協議實現 RDMA 的軟 IP。它由與 MAC 和 DMA 集成的 FPGA IP 以及主機 CPU 驅動程式組成。該 IP 與 BittWare 的 XUP-VV8 和 XUP-P3R FPGA 卡相容，這些卡採用 Xilinx UltraScale+ FPGA。該解決方案符合 IB 規範中所述的通道適配器和 RoCE v2 要求。第 1 頁上的圖表顯示了系統的簡單體系結構概述。數據平面和可靠的通信是硬體卸載的，並且實現不包括FPGA中的CPU內核。
詳細功能清單
- 與已知的 RNIC 產品和軟 RoCE 實現 （RoCE v2） 完全相容
- Under 2.0 µs software to software latency (roundtrip) and under 300 ns hardware to hardware latency (roundtrip)
- 100 Gb/s 輸送量
- 可配置的 RDMA 佇列對
- 1023以上
- 硬體重傳管理
- 在 FPGA 中實現的記憶體保護域
- 使用 ECN、PFC 進行擁塞控制
- 可與第三方 MAC 和 DMA IP 配合使用
- 使用謂詞 API 進行動態配置
- 主機使用者/內核空間上的標準謂詞 API
- 硬體實現的可靠連接 （RC）、擴展可靠連接 （XRC）、可靠數據報 （RD）、不可靠連接 （UC） 和不可靠數據報 （UD）
- 傳入與傳出傳送、RDMA 讀取、RDMA 寫入（不支援 RDMA 原子）
參考設計
參考範例由三部分組成：
- 具有實現 RDMA 協定的參考設計的加密 FPGA IP
- 為基於 FPGA 的 RDMA 適配器提供標準 Verbs API 支援的軟體驅動程式
- 在 Verbs API 之上構建的範例應用程式，演示乒乓測試結果：延遲和頻寬
示例實現結果
| 裝置 | 盧特 | 片上記憶體 |
|---|---|---|
| 超大規模+ VU9P | 110K | 15兆位元組 |
相容的 FPGA 卡
對定價或更多資訊感興趣？
我們的技術銷售團隊隨時準備提供可用性和配置資訊，或回答您的技術問題。
