TCP/IP-Offload

Ethernet IP

TCP/IP (Transmission Control Protocol/Internet Protocol) ist ein Ethernet-IP-Core für FPGAs, der sowohl das Transport- als auch das Internet-Layer-Protokoll enthält, um eine zuverlässige End-to-End-Netzwerkkommunikation im Internet oder in privaten Netzwerken zu ermöglichen.

Die TCP/IP Offload Engine von Chevin Technology ist ein FPGA-synthetisierbarer Ethernet TCP/IP Server/Client in einer schlanken und schnellen All-RTL-Lösung. Der TCP-IP-Core kann sowohl mit 10G- als auch mit 25G-Ethernet-IP-Cores verwendet werden, um eine zuverlässige, leistungsstarke Konnektivität in jedem FPGA mit einem Minimum an Ressourcen zu erreichen. Der TCP/ IP-Core von Chevin Technology entlastet das TCP-Protokoll durch eine schnelle und effiziente Logik für die Prüfsummenberechnung und lässt sich leicht neben anderen Protokollen integrieren, um einen einfachen Weg für die Entwicklung von TCP-fähigen FPGA-Anwendungen zu bieten.

Der IP-Core zielt auf BittWare FPGA-Karten mit AMD (ehemals Xilinx) Virtex UltraScale+ und Intel Agilex 7 Bausteinen. Spezifisch unterstützte Karten sind unter Spezifikationen aufgeführt.

Bis zu 256 TCP/IP
Sitzungen

Geringe Latenzzeit und hoher Durchsatz

Bis zu 1 GB Rx- und Tx-Puffer

Beschreibung des Produkts

Die TCP/IP Offoad Engine bietet einen schnellen Weg zur Erstellung TCP-fähiger Anwendungen mit einem Minimum an zusätzlichen Ressourcen für das Netzwerkmanagement auf der FPGA-Seite. Die AXI4-Lite-Host-Schnittstelle ermöglicht die Steuerung und Konfiguration der Register und Statistiken des TCP-IP-Core für die Verbindungs- und Link-Überwachung. Die Benutzeranwendungsseite und der MAC verbinden sich mit dem TCP-IP-Core über eine einfach zu verwendende AXI4-Stream- oder Avalon-Schnittstelle.

Der TCP-IP-Kern kann so konfiguriert werden, dass er eine TCP-Verbindung mit einem entfernten Endpunkt initiiert (Client) oder akzeptiert (Server). Sobald eine Sitzung aufgebaut ist, können Daten zuverlässig über das TCP-Protokoll gesendet und empfangen werden; er kümmert sich um die Einfügung/Prüfung von Prüfsummen, Sockets und die Flusskontrolle bei hohen, anhaltenden Datenraten von 10 oder 25 Gbit/s. Die Benutzeroberfläche bietet Flusskontrolle und verwaltet mehrere Verbindungen.

Es werden mehrere gleichzeitige Verbindungen unterstützt, die nur durch die verfügbaren Paketpufferressourcen begrenzt sind. Das Öffnen und Schließen von Verbindungen wird durch den TCP-Kern gehandhabt, ohne dass zusätzliche Softwareunterstützung erforderlich ist. Die erneute Übertragung wird von einer Kontrollschicht innerhalb des TCP gehandhabt, um eine schnelle und einfache Fehlerbehebung zu ermöglichen. Für alle gesendeten und empfangenen Frames werden Statistiken zur Verkehrs- und Verbindungsanalyse gesammelt.

Eigenschaften

  • Geringe Anzahl von Gattern
  • 1 bis 256 gleichzeitige TCP/IP-Sitzungen
  • Server/Client, pro Sitzung konfigurierbar
  • Niedrige Latenz, hohe Durchsatzleistung
  • Null-Kopie - dynamisches Umschalten von Quelle und Ziel des Stroms/Speichers
  • Programmierbare Empfangs-/Stauzeitfenster pro Sitzung
  • Interner/externer Speicher
  • Konfigurierbare Tx- und Rx-Puffergröße: 1KB-1GB
  • 64-Bit AXI4-Strom bei 156,25 MHz
  • AXI4 MAC-Schnittstelle für den Anschluss an jeden Ethernet-MAC, einschließlich Xilinx, Intel und Chevin
  • AXI4-Routing-Fähigkeit auf allen Schnittstellen pro Sitzung - für flexible Routing-Optionen zu mehreren Anwendungen, MACs oder anderen Schnittstellen

Datenblatt und Produktdetails

Liefergegenstände

  • Verschlüsselte kompilierte Netzliste
  • Datenblatt und Benutzerhandbuch
  • Referenzdesigns/Beispiele
  • Simulation Prüfstand
  • Build-Skripte für Vivado
  • Software-Treiber
  • Unterstützung für die Integration in FPGA

Anwendungen

  • Künstliche Intelligenz
  • Maschinelles Lernen
  • Video-Bilderstellung
  • Bild-/Signalverarbeitung
  • Überwachung der Internet-Sicherheit
  • Systeme zur Datenspeicherung und -erfassung
  • Ausführung und Überwachung des Handels
  • HPC/Big Data-Systeme
  • Data Mining

Spezifikationen

Durchsatz- und Latenzwerte

 CP-Sende-/Empfangsrate: 9,5 Gbit/s (1,2 GB/s);

TX / RX– Latency < 1 us

FPGA-Ressourcenzahlen

 
SitzungenRessourceVerwendung
Intel Agilex F-Serie32IA-840F-Karte mit allen aktivierten Funktionen, einschließlich Memory-Mapped-Interface:
40k ALMs, 220 M20K
Xilinx Virtex UltraScale, Zynq16Geringer Speicherbedarf: 110 BRAMs + Paketpuffer; 35000 LUTs

Über das Unternehmen

Anbieter von Ethernet-Software, die hochleistungsfähige, zuverlässige Datenübertragungsfunktionen für High-End-FPGAs bietet.

Interessieren Sie sich für Preise oder weitere Informationen?

Unser technisches Vertriebsteam steht bereit, um Ihnen Informationen zur Verfügbarkeit und Konfiguration zu geben oder Ihre technischen Fragen zu beantworten.