BittWare Partner Rahmenwerk

nxFramework

Entwicklungsrahmen mit niedriger Latenzzeit

Das Enyx Development Framework (nxFramework) ist eine Hardware- und Software-Entwicklungsumgebung zur effizienten Erstellung und Wartung von FPGA-Anwendungen mit extrem niedriger Latenz für die Finanzbranche. Basierend auf 10 Jahren Forschung und Entwicklung bildet nxFramework die Grundlage für alle Enyx-Standardlösungen und bietet Kunden die Toolchain zur Verwaltung eines großen Portfolios von Anwendungen.

Entwickelt für den Aufbau eigener Hochleistungs-Handelsmaschinen, Auftragsausführungssysteme, Gateways zur Risikoprüfung vor dem Handel und kundenspezifische Projekte - jeder erfahrene FPGA-Entwickler, der ein neues Projekt mit niedriger Latenzzeit beginnt, ein bestehendes Projekt pflegt oder die Plattform wechseln möchte, kann mit nxFramework seine Time-to-Production sofort reduzieren.

Wesentliche Merkmale

10G MAC/PCS @
29ns RTT

10G TCP @
53ns RTT

Bibliothek von
60+ Dienstprogramme Kerne

Eigenschaften

Konnektivitätskerne mit extrem niedriger Latenzzeit

  • 10G MAC/PCS - 29ns RTT - SOP zu SOF @ 322MHz
  • 40G MAC/PCS - 55ns RTT - SOP zu SOF @ 322MHz
  • 10G TCP Stack - 53ns RTT @ 322MHz
  • 10G UDP Stack - 43ns RTT @ 322MHz
  • PCIe Streaming DMA - 790ns RTT @ 250MHz

Bibliothek mit mehr als 60 Utility-Kernen

  • MMIO-Kernbibliothek
  • Paket-Streaming-Kernbibliothek
  • Kernbibliothek zur Speicherverwaltung
  • Kernbibliothek Mathematik
  • Statistik-Kernbibliothek
  • Bibliothek für Simulationshilfsmittel

Enyx Development Framework Überblick

Fakten zur NVMe-Brückenplattform IP Core

Bereitgestellt mit Kern

  • Dokumentation: umfassende Benutzerdokumentation
  • Formate für Entwurfsdateien: Verschlüsseltes Verilog
  • Constraints-Dateien: Werden pro FPGA bereitgestellt
  • Verifizierung: ModelSim-Verifikationsmodell
  • Instanziierungsvorlagen: Verilog (VHDL-Wrapper verfügbar)
  • Referenzdesigns und Anwendungshinweise: Synthese- und Place-and-Route-Skripte
  • Zusätzliche Elemente: Referenzentwurf 

Verwendetes Simulationswerkzeug:
QuestaSim (kontaktieren Sie IntelliProp für die neuesten unterstützten Versionen)

Support:
Telefon- und E-Mail-Support wird für voll lizenzierte Kerne für einen Zeitraum von 6 Monaten ab dem Lieferdatum bereitgestellt.

Anmerkungen:
Andere Simulatoren sind verfügbar. Bitte kontaktieren Sie IntelliProp für weitere Informationen.

Video

Sehen Sie sich eine Demo von Arkville 17.05 Leistungsdiagrammen an.

Blockdiagramm, Datenblatt und Produktdetails

Enyx Runtime Software Stack

Enyx Runtime Software Stack

Ermöglicht die einfache Konfiguration und Überwachung von Enyx Connectivity & Utility Cores, einschließlich der Interaktion mit der FPGA-Anwendung über unsere C/C++ Bibliotheken. 

Leere Überschrift

Leere hea

Hardware-Entwicklungsumgebung

Eine skriptgesteuerte Python-Entwicklungsumgebung, die es den Benutzern ermöglicht, ihren Entwicklungszyklus zu vereinfachen und die Time-to-Production zu beschleunigen.

Leere Überschrift

Leerer Kopf

Der Enyx-Inspektor: Effiziente Fehlersuche

Ausgestattet mit einer webbasierten GUI, die den FPGA zur Laufzeit konfigurieren und überwachen kann, was eine schnelle Bereitstellung und Fehlersuche ermöglicht.

Leere Überschrift

Leerer Kopf

Detaillierte Funktionsliste

  • Alle verfügbaren Enyx-Konnektivitäts- und Utility-Kerne
  • Kerne des Vorstandsmanagements:
    • Flash-Controller-Unterstützung für FPGA-Bitströme
    • I²C-Bus-Controller für SFP/QSFP-Kommunikation
    • Konfigurierbare Instanziierung von Speicher-Controllern (DDR4, QDR II+)
  • Zusätzliche Elemente sind enthalten:
    • Der Enyx Inspector: ein webbasiertes Werkzeug zur Fehlersuche
    • Linux-Treiber und Konfigurations-/Kommunikationsbibliotheken
    • Standardmäßige, konfigurierbare Referenzdesigns
    • Unterstützung für weit verbreitete FPGA-Familien im Finanzsektor

Referenzbeispiele/Anwendungsfälle

ULL Tick-to-Trade-Plattform

  • Standard-Referenzdesign für ULL-Tick-to-Trade-FPGA-Handelsstrategien
  • nxFramework bietet alle erforderlichen Hardware- und Softwaremodule zur Unterstützung der Entwicklung
  • RTT-Latenzzeit unter 100 ns

Risikoprüfung vor dem Handel Gateway

  • Standard-Referenzentwurf für Risikoprüfungen - Gateway-Beschleunigung
  • Zwei verschiedene TCP-Stacks stellen die Verbindung zu den Benutzern bzw. zur Vermittlungsstelle her
  • RTT-Latenzzeit unter 1 µs

Kompatible FPGA-Karten

Interessieren Sie sich für Preise oder weitere Informationen?

Unser technisches Vertriebsteam steht bereit, um Ihnen Informationen zur Verfügbarkeit und Konfiguration zu geben oder Ihre technischen Fragen zu beantworten.